• Title/Summary/Keyword: 가산성

Search Result 221, Processing Time 0.028 seconds

A Signal-Dependent Noise Model and Composite Signal Detection (신호의존성 잡음 모형과 복합신호 검파)

  • 송익호;김상엽;김선용;박성일
    • The Journal of the Acoustical Society of Korea
    • /
    • v.12 no.2E
    • /
    • pp.19-26
    • /
    • 1993
  • 이 논문에서는 가산성 잡음과 신호 의존성 잡음이 바라는 신호와 섞일 때, 약한 복합신호를 검파하는 국소 최적 검파기의 검정 통계량을 얻었다. 순가산성 잡음 분만 아니라 비가산성 잡음도 고려하기 위하여 일반화된 관측 모델을 사용하였다. 알려진 신호, 확률 신호, 그리고 신호 의존성 잡음 성분의 상대적인 크기의 모든 경우에 대하여 국소 최적 검정통계량을 얻었다. 또한, 국소 최적 검파기의 얼개를 그림으로 나타냈다.

  • PDF

Effect of the Spread on Housing Mortgage Loans (가산금리가 주택담보대출에 미치는 영향)

  • Kim, Woo Seok
    • Korea Real Estate Review
    • /
    • v.28 no.4
    • /
    • pp.75-88
    • /
    • 2018
  • The purpose of this study is to analyze the effect of the spread on housing mortgage loans. In particular, this study analyzes how the spread has a decisive effect on housing mortgage loans when a structural change occurs in the spread. For the sake of empirical analysis, this study utilizes the housing mortgage loan, housing mortgage loan interest rate, COFIX interest rate, and spread. The period of analysis is from December 2010 to December 2017. Results of the analysis show that there is a statistically significant structural change in the spread and housing mortgage loans (May and June 2015, respectively). It is estimated that the structural change in the spread has an influence on the structural change in housing mortgage loans. In addition, the effect of the spread on housing mortgage loans is larger than the effect of the COFIX interest rate and the housing mortgage loan interest rate. This indicates that the adjustment of the spread is a significant burden on housing mortgage loans. As economic uncertainties both internally and externally are increasing, pressure on interest rate hikes is also increasing. Considering these circumstances, interest rate hikes will be inevitable in the future. If the base interest rate and the spread increase simultaneously at Korea's current economic level, it will obviously lead to an economic recession as the burden on the repayment of principal and interest of housing mortgage loans will increase. Therefore, it is imperative that financial authorities prepare institutional arrangements in order to protect financial consumers by preventing arbitrary calculation of the spread, which would not be objective and would not be transparent from the banks.

Design of High Speed Modular Multiplication Using Hybrid Adder (Hybrid 가산기를 이용한 고속 모듈러 곱셈기의 설계)

  • Lee, Jae-Chul;Lim, Kwon-Mook;Kang, Min-Sup
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2000.10a
    • /
    • pp.849-852
    • /
    • 2000
  • 본 논문에서는 RSA 암호 시스템의 Montgomery 모듈러 곱셈 알고리듬을 개선한 고속 모듈러 곱셈 알고리듬을 제안하고, Hybrid 구조의 가산기를 사용한 고속 모듈러 곱셈 알고리듬의 설계에 관하여 기술한다. 기존 Montgomery 알고리듬에서는 부분합계산시 2번의 덧셈연산이 요구되지만 제안된 방법에서는 단지 1번의 덧셈 연산으로 부분 합을 계산할 수 있다. 또한 덧셈 연산 속도를 향상시키기 위하여 Hybrid 구조의 가산기를 제안한다. Hybrid 가산기는 기존의 CLA(Carry Look-ahad Adder)와 CSA(Carry Select Adder)알고리듬을 혼합한 구조를 기본으로 하고 있다. 제안된 고속 모듈러 곰셈기는 VHDL(VHSIC Hardware Description Language)을 이용하여 모델링하였고, $Synopsys^{TM}$사의 Design Analyzer를 이용하여 논리합성(Altera 10K lib. 이용)을 수행하였다. 성능 분석을 위하여 Altera MAX+ PLUS II 상에서 타이밍 시뮬레이션을 수행하였고, 실험을 통하여 제안한 방법의 효율성을 입증하였다.

  • PDF

Parallel-Addition Convolution Algorithm in Grayscale Image (그레이스케일 영상의 병렬가산 컨볼루션 알고리즘)

  • Choi, Jong-Ho
    • The Journal of Korea Institute of Information, Electronics, and Communication Technology
    • /
    • v.10 no.4
    • /
    • pp.288-294
    • /
    • 2017
  • Recently, deep learning using convolutional neural network (CNN) has been extensively studied in image recognition. Convolution consists of addition and multiplication. Multiplication is computationally expensive in hardware implementation, relative to addition. It is also important factor limiting a chip design in an embedded deep learning system. In this paper, I propose a parallel-addition processing algorithm that converts grayscale images to the superposition of binary images and performs convolution only with addition. It is confirmed that the convolution can be performed by a parallel-addition method capable of reducing the processing time in experiment for verifying the availability of proposed algorithm.

Performance Analysis of Hybrid Concatenated Convolutional Codes over AWGN and Rayleigh/Rician Fading Channels (가산성 백색 가우시안 잡음과 레일레이/라이시안 페이딩 채널에서 하이브리드 연쇄 길쌈부호의 성능 분석)

  • 김세훈;윤원식
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.25 no.1A
    • /
    • pp.43-47
    • /
    • 2000
  • In regions of low signal-to-noise ratio (SNR), performance analysis uses simulations of hybrid concatenated coding systems. However, for higher SNR regions beyond simulation capabilities, average upper bounds to bit error rate (BER) and word error rate (WER) are used. In [1], all weight enumerating functions are needed to obtain average bounds. In this paper, we use RSC as constituent codes, by using effective free distances instead of WEF, we derive average BER and WER bounds of hybrid concatenated convolutional codes (HCCC) and analyze the BER and WER over AWGN and Rayleigh/Rician fading channels.

  • PDF

Design of paraleel adder with carry look-ahead using current-mode CMOS Multivalued Logic (전류 모드 CMOS MVL을 이용한 CLA 방식의 병렬 가산기 설계)

  • 김종오;박동영;김흥수
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.18 no.3
    • /
    • pp.397-409
    • /
    • 1993
  • This paper proposed the design methodology of the 8 bit binary parallel adder with carry book-ahead scheme via current-mode CMOS multivalued logic and simulated the proposed adder under $5{\mu}m$ standard IC process technology. The threshold conditions of $G_K$ and $P_K$ which are needed for m-valued parallel adder with CLA are evaluated and adopted for quaternary logic. The design of quaternary CMOS logic circuits, encoder, decoder, mod-4 adder, $G_K$ and $P_K$ detecting circuit and current-voltage converter is proposed and is simulated to prove the operations. These circuits are necessary for binary arithmetic using multivalued logic. By comparing with the conventional binary adder and the CCD-MVL adder, We show that the proposed adder cab be designed one look-ahead carry generator with 1-level structure under standard CMOS technology and confirm the usefulness of the proposed adder.

  • PDF

A Design of an Adder and a Multiplier on $GF(2^2)$ Using T-gate (T-gate를 이용한 $GF(2^2)$상의 가산기 및 승산기 설계)

  • Yoon, Byoung-Hee;Choi, Young-Hee;Kim, Heung-Soo
    • Journal of IKEEE
    • /
    • v.7 no.1 s.12
    • /
    • pp.56-62
    • /
    • 2003
  • In this paper, we designed a adder and a multiplier using current mode T-gate on $GF(2^2)$. The T-gate is consisted of current mirror and pass transistor, the designed 4-valued T-gate used adder and multiplier on $GF(2^2)$. We designed its under 1.5um CMOS standard technology. The unit current of the circuits is 15㎂, and power supply is 3.3V VDD. The proposed current mode CMOS operator have a advantage of module by T-gate`s arrangement, and so we easily implement multi-valued operator.

  • PDF

가산 잡음 또는 반향 환경에 강인한 음성인식을 위한 은닉 마르코프 모델 기반 특징 향상 방법

  • Jo, Ji-Won;Park, Hyeong-Min
    • Information and Communications Magazine
    • /
    • v.33 no.9
    • /
    • pp.17-23
    • /
    • 2016
  • 실세계 환경의 원거리에서 녹음된 음성은 가산 잡음이나 반향 성분으로 왜곡되기 때문에 음성인식 성능이 현저히 떨어진다. 따라서 음성 전처리 과정은 실세계 환경에서 강인한 음성인식을 위한 필수과정이다. 모델 기반 특징 향상 방법은 전처리 방법 중 하나로 특징 영역 데이터의 적절한 동적 범위(dynamic range)와 차원 수로 인하여 실시간 처리가 가능하고 깨끗한 음성의 선험적 정보를 모델링하기에 용이하다. 또, 인식을 위한 최종 특징 입력에 가까운 단계에서 데이터를 처리하므로 인식에 밀접한 영향을 준다는 장점이 있다. 그러나 대략적인 왜곡 요인 관련 파라미터 추정 때문에 음성인식 성능이 하락되는 단점이 있다. 최근에 기존 모델 기반 특징 향상의 단점을 개선하여 가산 잡음이나 반향 환경에 적합한 방법이 제안되었다. 이글에서는 특징 향상 방법을 소개하고 개선된 방법의 음성인식 강인성을 알아보고자 한다.

A Study on Activation of Authentication by Comparing ISMS and ISO22301 (ISMS와 ISO22301 비교를 통한 인증 활성화 방안)

  • Lee, Sun-Won;Lee, Sung-Yeop;Cheung, Chong-Soo
    • Proceedings of the Korean Society of Disaster Information Conference
    • /
    • 2017.11a
    • /
    • pp.203-204
    • /
    • 2017
  • 본 연구에서는 국내의 정보보호관리시스템(ISMS)와 국외의 비즈니스연속성관리시스템(ISO22301)의 비교를 통해 ISO22301의 인증 활성화 방안을 모색하였다. 또한, ISMS와 ISO22301의 정의 및 필요성, 인증, 인증혜택 등을 알아보고 ISO22301 인증 활성화 방안에 대해 연구하였다. 연구 결과 ISMS 인증은 의무이고 인증 혜택도 전문업체 지정 시 가산점, 입찰 과제선정 평가 시 가산점 부여 등 명확한 혜택이 있었으나 ISO22301은 조직의 명성강화 브랜드 보호 등 인증의 혜택보다는 인증의 효과적인 측면이 강하므로 ISMS의 인증 중 입찰 과제선정 평가 시 가산점 부여, 정보보호관련 보험 가입 시 할인 혜택 등 명확한 혜택을 부여한다면 현재 ISO22301 인증 보다 활성화 될 것으로 판단한다.

  • PDF

Design of Systolic Array for Fast RSA Modular Multiplication (고속 RSA 모듈러 곱셈을 위한 시스톨릭 어레이의 설계)

  • Kang, Min-Sup;Nam, Sung-Yong
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2002.04b
    • /
    • pp.809-812
    • /
    • 2002
  • 본 논문은 RSA 암호시스템에서 고속 모듈러 곱셈을 위한 최적화된 시스톨릭 어레이의 설계를 제안한다. 제안된 방법에서는 미리 계산된 가산결과를 사용하여 개선된 몽고메리 모듈러 곱셈 알고리듬을 제안하고, 고속 모듈러 곱셈을 위한 새로운 구조의 시스톨릭 어레이를 설계한다. 미리 계산된 가산결과를 얻기 위해 CLA(Carry Look-ahead Adder)를 사용하였으며, 이 가산기는 덧셈연산에 있어서 캐리전달 지연이 제거되므로 연산 속도를 향상 시킬 수 있다. 제안된 시스톨릭 구조는VHDL(VHSlC Hardware Description Language)을 사용하여 동작적 수준을 기술하였고, Ultra 10 Workstation 상에서 $Synopsys^{TM}$ 툴을 사용하여 합성 및 시뮬레이션을 수행하였다. 또한, FPGA 구현을 위하여 Altera MaxplusII를 사용하여 타이밍 시뮬레이션을 수행하였고, 실험을 통하여 제안한 방법을 효율성을 확인하였다.

  • PDF