A Hardware Implementation and Performance Analysis of STS Diversity System for CDMA2000 1x Environment

This paper presents a hardware implementation of the STS diversity system, utilizing FPGAs and introduces the function and the design method of each of the modules of the system. In order to improve the performance of the implemented STS system which is an open loop transmit diversity system under fading environment, the exact estimation of the communication channel is essential. Therefore, we propose the optimal forgetting factor to estimate pilot channel in this paper, It is shown in this paper that the pilot channel is estimated using the forgetting factor of 0.7 without increasing the integration range of the pilot channel even when the power of pilot channel is not sufficiently large in CDMA 2000 1x signal environment.

CDMA2000 1x 환경을 위한 STS(Space Time Spreading) 다이버시티 시스템의 하드웨어 구현 및 성능 분석

본 논문은 STS(Space Time Spreading) 다이버시티 기능을 지원하는 시스템을 FPGA(Field Programmable Gate Array)를 이용하여 구현하고, 이 시스템을 구성하고 있는 각 모듈의 기능과 실제 설계 방법을 소개한다. 본 논문에서 구현한 개루프 전송 다이버시티 시스템인 STS 시스템의 성능을 개선하기 위해서는 페이딩 환경에 따라 변화하는 통신채널의 정확한 검출이 필수적이다. 이를 위하여 파일럿 패널의 정확한 검출을 위한 최적의 망각인자(Forgetting factor)를 제안한다. 본 논문에서 구현한 STS 시스템과 컴퓨터 시뮬레이션을 통하여 CDMA2000 1x 신호환경에서 STS 시스템 적용시 도플러 주파수 80 Hz일 경우에 0.7의 값을 가지는 망각인자를 사용하여 각 구간의 페이딩을 검출함으로써 파일럿 신호의 전력이 충분하지 않을 경우에도 적분 구간을 많이 늘릴 필요 없이 파일럿 채널을 검출할 수 있음을 알 수 있었다.