1 |
S. P. Murarka, 'Metallization Theory and Practice for VLSI and ULSI', Butterworth Heinimann, p. 100, 1993
|
2 |
서용진, 김상용, 김태형, 김창일, 이우선, 장의구, 'CMP공정에 기인하는 소자특성의 열화를 방지하기 위한 PMD 구조에 대한 연구', 전기전자재료학회논문지, 12권, 2호, p. 111, 1999
|
3 |
S. R. Wilson, C. J. Tracy, and J. L. Freeman, 'Handbook of Multilevel Metallization for Integrated Circuits', Noyes Publications, p. 158, 1993
|
4 |
이경진, 김상용, 서용진, '반경험적인 실험설계기법을 이용한 CMP 공정 변수의 최적화', 전기전자재료학회논문지, 15권, 11호, p. 939, 2002
|
5 |
S. W. Park, C. B. Kim, S. Y. Kim, and Y. J. Seo, 'Design of experimental optimization for ULSI CMP process application', Microelectronic Engineering, Vol. 66, Iss. 1-4, p. 488, 2003
DOI
ScienceOn
|
6 |
J. M. Strigerwald, S. P. Murarka, and R. J. Gutmann, 'Chemical Mechanical Planarization of Microelectronic Materials', John Wiley & Sons, Inc., p. 49, 1997
|
7 |
C. T. Nguyen, A. Hu, and X. Zhang, 'Application of selective epitaxial silicon and chemi-mechanical polishing to bipolar transistor', IEEE Transactions on Electron Device., Vol. 41, No. 12, p. 2343, 1994
|
8 |
김상용, 서용진, 김태형, 이우선, 김창일, 장의구, 'Chemical Mechanical Polishing (CMP) 공정을 이용한 Mutilevel Metal 구조의 광역 평탄화에 관한 연구', 전기전자재료학회논문지 ,11권, 12호, p. 1084, 1998
|
9 |
정소영, 김상용, 서용진, 'PMD (Pre-metal Dielectric) 선형 질화막 공정의 최적화에 대한 연구', 전기전자재료학회논문지, 14권, 10 호, p. 779, 2001
|
10 |
P. Modak, P. Monteith, and N. Parekh, 'Components of Within-wafer Non-uniformity in a Dielectric CMP Process', CMP-MIC proceeding, p. 169, 1997
|