Analysis of On-Off Voltage △Von-off in Sub-10 nm Junctionless Cylindrical Surrounding Gate MOSFET

We investigated on-off voltage ${\Delta}V_{on-off}$ of sub-10 nm JLCSG (Junctionless Cylindrical Surrounding Gate) MOSFET. The gate voltage was defined as ON voltage for the subthreshold current of $10^{-7}A$ and OFF voltage for the subthreshold current of $10^{-12}A$, and the difference between ON and OFF voltage was obtained. Since the tunneling current was not negligible at 10 nm or less, we observe the change of ${\Delta}V_{on-off}$ depending on the presence or absence of the tunneling current. For this purpose, the potential distribution in the channel was calculated using the Poisson equation and the tunneling current was calculated using the WKB approximation. As a result, it was found that ${\Delta}V_{on-off}$ was increased due to the tunneling current in JLCSG MOSFETs below 10 nm. Especially, it increased rapidly with channel lengths less than 8 nm and increased with increasing channel radius and oxide thickness.

10 nm 이하 무접합 원통형 MOSFET의 온-오프전압△Von-off에 대한 분석

본 논문에서는 10 nm 이하 무접합 원통형 MOSFET의 온-오프 전압 ${\Delta}V_{on-off}$에 대하여 고찰하였다. 문턱전압이하 전류가 $10^{-7}A$일 때 게이트 전압을 온 전압, $10^{-12}A$일 때 게이트 전압을 오프 전압으로 정의하고 그 차를 구하였다. 10 nm 이하에서는 터널링 전류를 무시할 수 없기 때문에 터널링 전류의 유무에 따라 ${\Delta}V_{on-off}$의 변화를 관찰하였다. 이를 위하여 포아송방정식을 이용하여 채널 내 전위분포를 구하였으며 WKB 근사를 이용하여 터널링 전류를 구하였다. 결과적으로 10 nm 이하 JLCSG MOSFET에서 터널링 전류에 기인하여 ${\Delta}V_{on-off}$가 증가하는 것을 알 수 있었다. 특히 8 nm 이하의 채널길이에서 급격히 증가하였으며 채널 반지름과 산화막 두께가 증가할수록 ${\Delta}V_{on-off}$는 증가하는 것을 알 수 있었다.