Optimization of Ar Reshape Process for 4H-SiC Trench MOSFET

For 4H-SiC trench MOSFET which can reduce on-resistance and switching losses compared to 4H-SiC planar MOSFET, the optimization study for decrease of sub-trench was carried out. In order to decrease sub-trench, Ar reshape process was used and trench shapes were observed as a function of temperature and process time. As a result, it was confirmed that the process conditions for $1500^{\circ}C$ and 20 min were most effective for the suitable trench profiles. In addition, dry/wet oxidation was performed at the Ar reshaped-samples to observe the oxidation thickness with different crystal orientations.

4H-SiC Trench MOSFET 응용을 위한 Ar Reshape 공정 최적화

본 논문에서는 planar MOSFET 대비 on 저항 감소 및 스위칭 속도 개선의 장점이 있는 4H-SiC trench MOSFET응용을 위하여 trench MOSFET 중요 이슈 중 하나인 sub-trench의 개선연구를 수행하였다. sub-trench의 제거를 위하여 Ar reshape 공정을 수행하였고, 온도와 공정시간을 변화해가며 trench 형태의 변화를 관찰하였다. 그 결과 $1500^{\circ}C$, 20분 조건에서 가장 적절한 sub-trench 완화를 확인하였다. 또한 Ar reshape 공정 이후 건식/습식 산화공정을 진행하여 결정방향에 따른 산화막 두께변화에 대해 확인하였다.