An FPGA Implementation of High-Speed Adaptive Turbo Decoder |
Kim, Min-Huyk
(한국해양대학교 전파공학과 위성통신연구실)
Jung, Ji-Won (한국해양대학교 전파공학과 위성통신연구실) Bae, Jong-Tae (한국해양대학교 전파공학과 위성통신연구실) Choi, Seok-Soon (한국해양대학교 전파공학과 위성통신연구실) Lee, In-Ki (한국전자통신연구원 광대역 무선 멀티미디어 연구팀) |
1 | C. Berrou, A. Glavieux, and P.Thitimajshima, 'Near Shannon Limit Error-Correcting Code and Decoding: Turbo Codes', in Proc. Of ICC'93, 1993 |
2 | L. R. Bahl et al, 'Optimal Decoding of Linear Code for Minimizing Symbol Error Rate', Trans. on info. Theory, Vol. IT-20, pp.248-287, Mar. 1994 |
3 | Haruo Ogiwara, et al, 'Improvement of Turbo Trellis-Coded Modulation System', IEICE Trans. Fundamentals, vol.E81-A, No.10, October 1998 |
4 | S.S.Pietrobo, 'Implementation and Performance of a Turbo/MAP Decoder,' to be appear in International Journal of Satellite Communications |