Design of an Optimal RSA Crypto-processor for Embedded Systems |
허석원
(연세대학교 전기전자공학과 프로세서연구실)
김문경 (연세대학교 전기전자공학과 프로세서연구) 이용석 (연세대학교 전기전자공학과 프로세서연구실) |
1 |
/
|
2 |
/
|
3 |
A 4.1-ns Compact 54x54-b Multiplier Utilizing Sign-Select Booth Encoders
/
|
4 |
멀티미디어 데이터 철리에 적합한 SIMD 곱셈누적 연산기의 설계
/
|
5 |
/
|
6 |
/
|
7 |
A new RSA cryptosystem hardware design based on Montgomery's algorithm
/
DOI ScienceOn |
8 |
Analyzing and comparing Montgomery Multiplication Algorithm
/
DOI ScienceOn |
9 |
/
|
10 |
SPIM : A pipelined 64 x 64 iterative multiplier
/
DOI ScienceOn |
11 |
32비트 RISC/DSP 프모세서를 위한 17비트 x 17비트 곱셈의 설계
/
|
12 |
/
|
13 |
/
|
14 |
A Novel ASIC Implementation of RSA Algorithm
/
|