Ⅰ. 서론
현대 공학 실무에서 의사 난수 시퀀스는 정보 보안, 디지털 통신, 암호화, 자동 제어 및 기타 영역에서 널리 사용된다.[1] 의사-랜덤 신호[2]는 랜덤 신호와의 상관성이 우수 할뿐만 아니라 다른 랜덤 신호에 없는 규칙성을 가지고 있다. 따라서, 의사 랜덤 신호는 간섭 신호로부터 쉽게 식별 및 분리 될 수 있고, 편리하게 생성 및 반복될 수 있다. 이의 상관 함수는 화이트 노이즈의 상관 함수에 가깝고 랜덤 노이즈의 장점을 가지면서 단점을 피할 수 있다. 의사-랜덤 시퀀스의 의사-랜덤 (pseudo-randomness)은 실제로 특정 특징에서 표현을 찾는다. 통신에서는 이론적으로 신호 스펙트럼을 확장하는 가장 이상적인 방법은 순수한 랜덤 코드를 사용하는 것이지만 순수한 무작위 랜덤코드는 재생산이 어렵기 때문에 유사 랜덤 코드를 훨씬 더 널리 사용한다.[3] 다중 사용자 환경의 통신에서는 사용자수에 따른 성능의 제약을 해결하기 위하여 랜덤 빔 형성을 위하여 랜덤코드를 적용한다.[4] 전자전 장비에서는 기존의 반복된 패턴에 의해 피탐확률이 높아져 기만재밍에 취약점을 보완하기 위하여 랜덤 진폭과 랜덤 위상코드를 적용하여 저피탐 성능을 올리기도 한다.[5] 영상처리분야에서는 웨이블릿 패킷 변환 기반의 컬러화 알고리즘에서 유사랜덤코드 정보를 이용하여 복원된 컬러 영상에서 채도를 보상하기도 한다.[6] 이러한 의사-랜덤 코드는 CPU(Central Processing Unit)를 통하여 생성을 할수 있지만 최근에는 FPGA (Field Programmable Gate Array)를 통하여 실시간 생성하기도 한다. 최근에는 코드북에 기반을 둔 랜덤 빔 형성 기법을 적용하여 정적인 채널에 무작위로 변하는 빔을 적용함으로써 채널이득을 더 빠르게 변화시켜 이득을 증대시키기도 한다.[7]
레이다 송신 펄스의 반복주기인 PRF(Pulse Repetition Frequency)를 랜덤으로 Agile하여 대전자전 능력을 강화하기 위하여 랜덤코드를 사용한다. 레이다에서 운영하는 주파수코드를 알게 되면 DRFM(Digital Radio Frequency Memory)를 가진 전자전 장비에서는 RGPO, VGPO, SPOT JAMMING 등 다양한 전자전 신호를 생성하기 용이하다. 이러한 송신펄스의 주기성 없이 송신하기 위해서는 랜던코드를 사용하여 송신펄스를 생성해야 한다. 실제 자연에서는 랜덤한 신호가 발생하지만 디지털 코드를 활용할 경우 의사-랜덤코드를 생성할 수 있다. 고속의 CPU 및 FPGA가 없을 때는 별도의 메모리에 생성된 유사랜덤 코드를 저장 후 주기적으로 읽어서 PRF 코드로 사용하게 된다. 이러한 경우 메모리 용량의 한계가 있기 때문에 일정시간이 지나면 PRF 코드가 반복되게 된다. 또한 모든 소형 레이다에 동일한 랜덤코드를 EPROM에 저장하여 사용할 경우 송신펄스의 주기가 노출되면 다른 소형 레이다에도 전자전에 취약해질 수 있는 단점이 있었다. 최근에는 소형 레이다별 별도의 랜덤코드를 적용하여 관리를 한다. 고속의 CPU와 FPGA가 공급된 이후에는 레이다 내부에서 필요한 랜덤 코드를 생성하여 송신펄스를 생성하였다. 랜덤코드를 생성하는 BIT가 제한되어 있어 일정 시간이 지나면 반복주기를 발견할 수 있다는 단점을 가지고 있으나 소형레이다 시제별 동작별 늘 다른 코드를 생성하여 사용하기 때문에 짧은 시간동안 동작할 경우 랜덤하게 운영할 수 있다. 본 논문에서는 백색잡음을 이용하여 FPGA내에서 EPROM에 저장된 의사 랜덤 코드를 사용하면서 랜덤한 PRF를 생성할 수 있는 코드 생성방식에 대한 연구결과를 제시한다.
Ⅱ. 신호처리기 설계
일반적으로 전자전 대응을 위한 소형 레이더의 신호처리기에서는 PRF 가변을 위하여 소프트웨어에서 랜덤함수를 사용하여 생성하게 된다. 이러한 경우 자연상태의 코드 반복이 없는 랜덤 코드를 생성하기는 어렵고 의사-랜덤 코드를 생성하여 사용하게 된다. 이럴 경우 코드의 BIT 수에 의하여 랜덤 수는 제한되어 반복되게 된다.
1. 의사-랜덤 코드 생성
의사-랜덤 코드는 생성해야할 코드의 BIT 수에 의해서 결정된다. 본 논문에서의 소형레이더는 LPRF(Low Pulse Repetition Frequency)를 기준으로 레이더가 탐지해야할 거리가 60km일 경우 레이다의 거리 모호성을 고려하여 하나의 펄스 레이더의 펄스가 송신되어 표적을 맞고 반사되어 입력되는 신호를 고려할 경우 PRF는 2.5kHz가 필요하다. 실제 레이더에서는 송신을 위한 준비시간과 전자전을 위한 PRF Agile을 고려하여 PRF를 2kHz로 설정하였다. 그리고 랜덤 코드 생성을 위한 PRF 범위를 ± 20%로 잡았다. 이 경우 실제 PRF는 1.6kHz에서 2.4 kHz까지 0.8kHz의 대역폭 내에서 가변이 가능하다. 시간축으로 보면 하나의 펄스가 송신되어 다음 펄스가 생성되기까지 416us에서 625us 까지에서 가변이 된다. 이때 송신펄스를 생성하기 위한 클럭을 100MHz를 적용하였고 하나의 클럭으로 생성가능한 PRF 해상도는 10ns 이다. 416us를 구현하기 위하여 필요한 코드는 A280h 이고 625us를 구현하기 위한 코드는 F424h 이다. 즉 16bit 메모리에 코드를 넣을 수 있다. 또한 서로 다른 PRF 코드의 수는 20900개 이며 이를 이용하여 의사-램덤코드를 생성할 수 있는 개수는 제한된다. 또한 많은 량의 의사-랜덤 코드를 메모리에 넣기 위해서는 메모리의 용량이 늘어야하며 비용이 증가하게 된다.
2. CPU를 이용한 의사-랜덤 코드 생성
메모리의 용량에 의한 비용증가를 최소화 하기 위하여 CPU를 이용하여 의사-랜덤 코드를 생성할 수 있다. CPU를 이용하여 의사-램덤 코드를 생성할 경우 연산속도에 따른 시스템 영향을 고려하여야 한다. 최근에는 보다 빠른 연산속도를 위하여 GPU(Graphics processing unit)을 사용하여 보다 빠르게 처리하기도한다.[8][9][10] 또한 일반적인 영상처리를 위한 계산만 맡았던 GPU와 기존의 CPU와 빠른 연산을 위하여 파이프라인 연결을 통하여 새로운 방식의 GPGPU (General-Purpose computing on Graphics Processing Units)를 활용하기도 한다.[11][12]
3. FPGA를 이용한 의사-랜덤 코드 생성
FPGA는 실시간 병렬처리가 가능하여 빠른시간에 의사-랜덤 코드를 생성이 가능하다. 또한 코드를 앞선 타이밍에 생성해 놓고 해당 타이밍에 코드를 출력이 가능하다. 또한 해당 코드로 직접적으로 PRF 펄스를 카운팅하여 생성을 바로 할수 있는 장점이 있다. 그림 1은 FPGA 내부의 의사-랜덤 코드 생성 모듈과 이를 이용한 PRF 펄스를 생성하는 부분을 보여주고 있다.
그림 1. FPGA PRF 펄스 생성
Fig. 1. FPGA PRF pulse generation
시스템 클럭 000 MHz로 동작을 하며 펄스 생성의 활성화를 위하여 CPU로부터 명령을 받아서 수행을 하게 된다. 의사-랜덤 코드 생성 모듈에서 코드가 생성이 되면 생성된 코드를 이용하여 PRF 펄스 생성 모듈에서 000 MHz 클럭을 이용하여 펄스를 생성한다. PRF 펄스 생성 모듈에서 특정 숫자의 카운트가 남으면 의사 랜덤 코드 생성 모듈로 새로운 코드 생성의 명령을 보내게 된다. 새롭게 생성된 코드는 PRF 펄스 생성 모듈의 내부 버퍼에 저장되고 앞선 카운트가 끝나 펄스가 생성되고 나면 새로운 코드 값으로 펄스가 생성되게 된다. 의사 랜덤코드 생성은 그림 2와 같이 Linear feedback shitf register을 통하여 랜덤코드를 생성하였다.
그림 2. 선형 피드백 시프트 레지스터
Fig. 2. Linear Feedback Shift Register
4. 백색잡음과 의사 램덤 코드를 이용
레이다가 전자전에서 기만을 최대한 피하기 위해서는 PRF가 노출되어서는 안된다. 이를 위해서는 무한 반복의 랜덤코드를 적용하는 것이 무엇보다 중요하다. 앞에서 랜덤코드 생성방식들은 모두 유한한 의사-랜덤 코드 생성 방식이다.
본 논문에서는 무한 반복의 백색잡음을 의사 랜덤코드와 혼합을 하여 PRF 펄스를 생성하는 방식을 제안한다.
그림 3은 백색잡음을 포함한 랜덤 코드이다. 신호처리 보드에 있는 열잡음인 백색잡음을 디지털화 하여 의사-랜덤 코드와 혼합을 하는 방식이다. 백색잡음을 그대로 사용하면 순수 랜덤 코드를 얻을 수 있지만 PRF 펄스를 생성하기 위한 16 bit를 모두 커버하기 위해서는 입력되는 잡음이 신호처리보드의 열에 의하여 특정 디지털 비트가 포화되는 등 원하는 효과를 보기 힘들다. 본 논문에서는 512 Mbyte Flash Memory에 전원인가와 동시에 CPU에서 의사-랜덤 코드를 생성하여 메모리에 저장을 한다. 소형 레이더가 동작을 할 때 FPGA에서는 명령과 함께 랜덤코드 생성 모듈에서 Flash Memory의 하위번지부터 데이터를 읽어오게 된다. 또한 ADC(Analog to Digital Converter)를 통하여 보드의 열잡음을 디지털화하여 버퍼에 주기적으로 저장을 한다. 읽어온 의사-랜덤 코드와 열잡음 데이터를 일부 bit에 대하여 XOR를 통하여 램덤코드를 생성한다. 일반적으로 보드의 백색잡음에는 보드의 온도상승에 따른 열잡음과 전원생성에서 발생하는 스위칭 잡음들이 혼재되어 있다. 특히 스위칭 잡음의 리플 잡음은 50 mV에서 100 mV 사이에 존재를 한다. ADC의 입력범위를 고려하여 최대한 값의 변화가 다양하도록 조정하였다. 그림 4는 오실로스코프로 확인한 보드 자체의 노이즈를 보여주고 있다.
그림 3. 백색잡음을 포함한 랜덤 코드 생성
Fig. 3. Generating random code with white noise
그림 4. 시스템의 백색 잡음
Fig. 4. White noise of System
그림 5는 랜덤코드를 생성하기 위한 의사-랜덤데이터와 랜덤데이터인 백색잡음 ADC 데이터의 혼합을 보여주고 있다. 의사-랜덤데이터는 메모리에 저장된 용량 만큼 랜덤을 보장하지만 이후에는 반복을 하게 된다. 백색잡음을 혼합하여 반복을 피하고 운용되는 동안 랜덤 PRF를 보장한다. 레이다의 거리 모호성을 피하기 위한 최소 PRF를 기준으로 가변 범위를 정한다. 가변 범위가 클수록 최대 탐지거리를 기준으로 PRF는 낮아지므로 송신 듀티가 낮아져 추적오차는 커지므로 고려해야 한다.
그림 5. XOR 통한 랜덤코드 생성
Fig. 5. Generate random code via XOR
5. 신호처리기 주요 기능
소형 추적 레이다용 신호처리기의 주요 기능은 표 1과 같다.
표 1. 신호처리기 주요 기능
Table 1. Signal Processing Unit Main Function
신호처리기는 RGPO등 기만을 피하기 위하여 PRF를 일정 범위에서 가변을 해야 한다. 또한 수신된 신호는 zero range bin 으로부터 최대추적 거리까지의 신호를 수신 한다. 하나의 송신 펄스를 통하여 수신되는 신호만으로 최대 탐지거리의 표적신호를 획득하기 위해서는 매우 높은 송신 출력이 필요하게 되며 이러한 경우 소형의 추적 레이더로 구현하기가 어려워진다. 이러한 경우 SNR을 높이기 위하여 일정 PRF 펄스개의 신호를 모아 누적을 하게 된다.
본 논문에서는 1.6kHz에서 2.4 kHz까지 0.8kHz의 대역폭 내에서 가변이 가능하도록 Agile 기능을 구현하였다. 표적의 신호가 수신되면 신호를 처리하기 위하여 디지털로 변환을 하여야 한다. 14bit 샘플링 주파수 00 MHz 이상으로 선정하였다. 최대 신호를 14bit로 커버하기 때문에 수신되는 신호가 최소신호일 경우를 고려하여 디지털 변환되어 나오는 신호가 일정하게 가변될 수 있도록 하위 2bit와 상위 4bit를 버리고 Agile을 위한 랜덤 코드를 생성하는데 사용되도록 설계 하였다.
클럭은 발진기로부터 000 MHz를 받아서 사용하게 된다. 시스템 클럭 노이즈를 최소화 하기 위하여 100MHz는 LVDS로 FPGA에 전달된다. FPGA에서는 100MHz를 이용하여 내부 모듈을 동작시키며 00 MHz를 생성하여 ADC를 제어하게 된다. CPU는 최대 1.2GHz가 이상이 지원가능한 부품으로 선정하였다. 표 2는 신호처리기 HW 설계를 위하여 주요부품을 선정하였다. CPU는 P2080, FPGA는 XILINX사의 Kintex Ultrascale을 선정하였다. DDR 메모리는 DDR3 급으로 선정하였으며 Flash 메모리는 512MB 급으로 선정하였다.
표 2. 신호처리기 HW 설계
Table 2. Signal Processing Unit Hard Ware Design
그림 6은 신호처리기 보드의 설계된 내부 블록도를 보여준다. 레이다 수신기로부터 하향 변환된 3개의 아날로그 수신신호 채널이 있으며 여러 레이다 구성품을 제어하는 신호들과 외부 통신 신호로 구성된다.
그림 6. 신호처리기 설계 블록도
Fig. 6. Signal Processing Unit Design Diagram
그림 7. 신호처리기 형상
Fig. 7. Signal Processing Unit shape
6. 시험 결과
제작된 보드를 기반으로 생성딘 램덤 코드를 이용하여 가변 PRF를 구현하였다. 레이다의 송신 펄스 폭은 O.Ous를 기준으로 하나의 펄스가 송신되어 다음 펄스가 생성되기까지 416us에서 625us 까지에서 가변이 된다.
그림 8은 설계된 PRF펄스 이다. 첫 번째 펄스이후 두번째 펄스의 주기가 가변으로 최대 625us, 최소 416us 사이에서 램덤하게 발생해야한다. 이를 오실로스코프에서 첫 번째 펄스를 트리거 하여 누적하여 확인한 결과는 그림 9와 같다. 20% 범위에서 빠짐 없이 램덤하게 발생되고 있음을 확인하였다.
그림 8. 설계된 PRF 펄스
Fig. 8. Designed PRF Pulse
그림 9. 누적 측정된 PRF 펄스
Fig. 9. cumulative measured PRF Pulse
Ⅲ. 결론
본 논문에서는 소형 레이다용 램덤 코드를 생성하는 방법에 대하여 설명하였다. 램덤 코드 발생에 관하여 소프트웨어적인 방법과 하드웨어적인 방법에 대하여 설명하였다. 본 논문에서는 수도 랜덤 코드에 백색잡음의 자연 램덤 신호를 활용하여 PRF를 특정 범위에서 램덤하게 생성하는 방법에 대하여 설명하고 보드 제작후 시험을 통하여 확인하였다. 향후 RGPO등의 전자전 신호에 대응 능력에 대하여 확인 예정이다.
References
- X. X. Niu, and Y. X. Yang, "Technology and application of software radio", Beijing University of Posts and Telecommunications Press, Beijing, 2005.
- M. Naor and O. Reingold, "Number-theoretic constructions of efficient pseudo-random functions", Journal of the ACM, pp.1-40, 2004. https://doi.org/10.1145/972639.972643
- Lan Luan, "The Pseudo-Random Code Generator Design Based on FPGA", 2010 International Conference on System Science, Engineering Design and Manufacturing Informatization https://doi.org/10/1109/ICSEM.2010.163 10/1109/ICSEM.2010.163
- Jiwon Kang, Byungwook Yoo (2009). "Random beamforming applying codebook rotation." The Institute of Electronics and Information Engineers-TC, 46(7), 1-5
- Ki-Woong Lee, Woo-Kyung Lee(2015). "The Low Probability of Intercept RADAR Waveform Based on Random Phase and Code Rate Transition for Doppler Tolerance Improvement." The Journal of Korean Institute of Electromagnetic Engineering and Science 26(11), 2015.11, 999-1011(13 pages)
- Kyung-Woo Ko, In-Su Jang(2010). "Saturation Compensating Method by Embedding Pseudo-Random Code in Wavelet Packet Based Colorization." The Institute of Electronics and Information Engineers, 2010.7, 20-27(8 pages)
- Jiwon Kang, Byungwook Yoo, "Random beamforming applying codebook rotation" The Institute of Electronics Engineers of Korea - Telecommunications 46(7),2009.7,1-5(5 page)
- Duan, B., et al., "Floating-point mixed-radix FFT core generation for FPGA and comparison with GPU and CPU," International Conference on Field-Programmable Technology, December 2011, pp.1-6. https://doi.org/10.1109/FPT.2011.6132672
- C. Grozea, Z. Bankovic, and P. Laskov, "FPGA vs. Multi-core CPUs vs. GPUs: Hands-on Experience with a Sorting Application," Facing the Multicore-Challenge, vol. 6310, Mar. 2010.
- Thomas, D., Howes, L. and Luk, W., "A comparison of CPUs, GPUs, FPGAs, and massively processor arrays for random number generation," International Symposium on Field-Programmable Gate Arrays, 2009, pp. 63-72. https://doi.org/10.1145/1508128.1508139
- C. W. Fletcher, I. Lebedev, N. B. Asadi, D. R. Burke, and J. Wawrzynek, "Bridging the GPGPU-FPGA Efficiency Gap," ACM/SIGDA International Symposium on Field Programmable Gate Arrays, Feb. 2011. https://doi.org/10.1145/1950413.1950439
- Chung, E., et al., "Single-Chip Heterogeneous Computing: Does the Future Include Custom Logic, FPGAs, and GPGPUs?," International Symposium on Microarchitecture, Dec. 2010, pp.225-236. https://doi.org/10.1109/MICRO.2010.36
- V. Tarateeraseth, "Systematic Power Line EMI Filter Design for SMPS, Part I: Common mode and Differential-mode Conducted EMI Generation Mechanisms," IEEE EMC Society Newsletters, no. 231, Fall 2011.
- Jongbok Lee, "Design and Simulation of ARM Processor using VHDL", The Journal of The Institute of Internet, Broadcasting and Communication(JIIBC), Vol. 18, No. 5, pp.229-235, Oct. 31, 2018.
- Lim Joong-Soo, Park Young Chul, "An Analysis of Operating Characteristics for Digital Pulse Comressor of Coherent Radar in Time Domain", 2006 Conference on Korea Academy Industrial Cooperation Society, pp397-400, May 2006.