Acknowledgement
이 논문은 정부(과학기술정보통신부)의 재원으로 한국연구재단의 지원(No. 2021R1A2C1011232)과 정보통신기획평가원의 대학 ICT 연구센터육성지원사업(IITP-2021-0-02052)의 지원을 받아 수행된 연구임.
Transactions on Semiconductor Engineering (반도체공학회 논문지)
- Volume 2 Issue 4
- /
- Pages.21-28
- /
- 2024
- /
- 3022-2028(eISSN)
DOI QR Code
FPGA-based ML-DSA Post-Quantum Cryptography Hardware Accelerator Design using High Level Synthesis
HLS 를 이용한 FPGA 기반 ML-DSA 양자내성암호 하드웨어 가속기 설계
- Yunseong Jang (Inha University) ;
- Hanho Lee (Inha University)
- 장윤성 ;
- 이한호
- Received : 2024.10.18
- Accepted : 2024.12.13
- Published : 2024.12.31
Abstract
This paper presents the design and implementation of ML-DSA, a next-generation post-quantum cryptography, as a hardware accelerator on an FPGA using High-Level Synthesis (HLS). We optimized the ML-DSA algorithm using various directives provided by Vitis HLS, configured the AXI interface, and designed a hardware accelerator that can be implemented on an FPGA. Then, we used Vivado tool to design the IP block and implement it on the ZYNQ ZCU104 FPGA. Finally, the video and document were saved and processing with Python code in the PYNQ framework, and the video data’s digital signature generation and verification were accelerated using ML-DSA hardware accelerator implemented on the FPGA.
본 논문에서는 High-Level Synthesis(HLS)을 이용하여 차세대 양자내성암호인 ML-DSA 를 하드웨어 가속기로 설계하고 FPGA 에 구현하였으며, 성능 분석 결과 그 우수성을 제시한다. Vitis HLS 에서 제공하는 다양한 Directive 를 활용하여 ML-DSA 알고리즘의 최적화 설계를 수행하고, AXI Interface 를 구성하여 FPGA-기반 양자내성암호 하드웨어 가속기를 설계하였다. Vivado 툴을 이용해서 IP Block Design 을 수행하고 ZYNQ ZCU104 FPGA 에 구현하였다. 최종적으로 PYNQ 프레임워크에서 Python 코드를 사용하여 저장된 동영상 및 문서를 FPGA 에 구현된 ML-DSA 하드웨어 가속기로 처리하여 영상 데이터의 전자서명 생성 및 검증 속도를 가속화하였다.