Journal of the Microelectronics and Packaging Society (마이크로전자및패키징학회지)

The Korean Microelectronics and Packaging Society (한국마이크로전자및패키징학회)
권호 표지
DOI QR코드

DOI QR Code

A Study on The Effect of Current Density on Copper Plating for PCB through Electrochemical Experiments and Calculations

전기화학적 해석을 통한 PCB용 구리도금에 대한 전류밀도의 영향성 연구

  • Kim, Seong-Jin (Department of Materials Science and Engineering, Dong-A University) ;
  • Shin, Han-Kyun (Department of Materials Science and Engineering, Dong-A University) ;
  • Park, Hyun (Department of Materials Science and Engineering, Dong-A University) ;
  • Lee, Hyo-Jong (Department of Materials Science and Engineering, Dong-A University)
  • 김성진 (동아대학교 공과대학 신소재공학과) ;
  • 신한균 (동아대학교 공과대학 신소재공학과) ;
  • 박현 (동아대학교 공과대학 신소재공학과) ;
  • 이효종 (동아대학교 공과대학 신소재공학과)
  • Received : 2022.03.07
  • Accepted : 2022.03.15
  • Published : 2022.03.30
Download PDF
⟨ Previous Next ⟩

Abstract

The copper plating process used to fabricate the submicron damascene pattern of Cu wiring for Si wafer was applied to the plating of a PCB pattern of several tens of microns in size using the same organic additives and current density conditions. In this case, the non-uniformity of the plating thickness inside the pattern was observed. In order to quantitatively analyze the cause, a numerical calculation considering the solution flow and electric field was carried out. The calculation confirmed that the depletion of Cu2+ ions in the solution occurred relatively earlier at the bottom corner than the upper part of the pattern due to the plating of the sidewall and the bottom at the corner of the pattern bottom. The diffusion coefficient of Cu2+ ions is 2.65 10-10 m2/s, which means that Cu2+ ions move at 16.3 ㎛ per second on average. In the cases of small damascene patterns, the velocity of Cu2+ ions is high enough to supply sufficient ions to the inside of the patterns, while sufficient time is required to replenish the exhausted copper ions in the case of a PCB pattern having a size of several tens of microns. Therefore, it is found that the thickness uniformity can be improved by reducing the current density to supply sufficient copper ions to the target area.

반도체 Si 웨이퍼 Cu 배선을 제작하는데 사용하는 submicron 크기의 다마신 패턴의 구리 도금공정을 동일한 조건의 유기첨가제 및 전류밀도 조건을 사용하여 PCB 금속배선에 사용되는 수십 micron 크기의 패턴 도금에 적용하였다. PCB 패턴의 종횡비가 작아 쉽게 채워질 것으로 기대했던 것과는 달리, 이 경우 패턴 내부에 위치별 도금 두께 불균일도가 심화되는 것이 관찰되었다. 이러한 원인을 정량적으로 분석하기 위해 유동 및 전기장을 고려한 전기화학적 해석을 진행하였으며, 이를 통해 패턴 바닥부 코너에서 측벽과 바닥부의 도금에 의한 용액내 Cu2+ 이온의 고갈이 상대적으로 패턴 상부보다 빠르게 일어나는 것이 확인되었다. 이는 Cu2+ 이온의 확산계수가 2.65×10-10 m2/s 로 초당 16.3 ㎛정도의 평균 이동거리를 가짐으로, 이 값이 다마신 패턴에서는 충분히 커서 원활하게 패턴 내부까지 이온 공급이 이루어지나, 수십 micron 크기를 갖는 PCB 크기에서는 소진된 구리이온을 보충해 주기 위해 충분한 시간이 필요하기 때문인 것으로 확인되었다. 구리 이온을 충분히 공급해 주기 위해 전류밀도를 낮춰 Cu2+ 이온이 확산할 수 있는 충분한 시간을 할애해 줌으로써 두께 균일도가 향상되는 것을 알 수 있었다.

Keywords

Acknowledgement

이 논문은 교육부와 한국연구재단의 이공학 개인기초연구지원사업의 지원을 받아 수행된 연구임(NRF-2016R1D1A1B02015781).

References

  1. P. Broekmann, A. Fluegel, C. Emnet, M. Arnold, C. Roeger-Goepfert, A. Wagner, N.T.M. Hai, and D. Mayer, "Classification of suppressor additives based on synergistic and antagonistic ensemble effects", Electrochimica Acta 56, 4724 (2011). https://doi.org/10.1016/j.electacta.2011.03.015
  2. O. Kardos, "Current Distribution on Microprofiles", Plating 61, 129 (1974).
  3. D. Josell, D. Wheeler, W. H. Huber, and T. P. Moffat, "Super-conformal Electrodeposition in Submicron Features", Phys. Rev. Lett. 87, 016102 (2001). https://doi.org/10.1103/physrevlett.87.016102
  4. T. P. Moffat, D. Wheeler, M. D. Edelstein, and D. Josell, "Superconformal Film Growth: Mechanism and Quantification", IBM J. Res. & Dev. 49, 19 (2005). https://doi.org/10.1147/rd.491.0019
  5. T. M. Braun, D. Josell, M. Silva, J. Kildon, and T. P. Moffat, "Effect of Chloride Concentration on Copper Deposition in Through Silicon Vias", J. of the Electrochem. Soc. 166, D3259 (2019). https://doi.org/10.1149/2.0341901jes
  6. S. H. Kim, S. J. Kim, H. K. Shin, C. H. Heo, S. Moon, and H. J. Lee, "A Study on the Microstructure Formation of Sn Solder Bumps by Organic Additives and Current Density", J. Microelectron. Packag. Soc., 28(1), 47 (2021). https://doi.org/10.6117/KMEPS.2021.28.1.047
  7. S. H. Kim, H. J. Lee, D. Josell, and T. P. Moffat, "Bottom-up Cu filling of annular through silicon vias microstructure and texture", Electrochim Acta 335, 135612 (2020). https://doi.org/10.1016/j.electacta.2020.135612
  8. S. H. Kim, S. K. Hong, H. H. Yim, H. J. Lee, "Characterization of the SnAg Electrodeposits according to the Current Density and Cross-sectional Microstructure Analysis in the Cu Pillar Solder Bump", J. Kor. Inst. Surf. Eng. 48(4), 131 (2015). https://doi.org/10.5695/JKISE.2015.48.4.131
  9. S. H. Kim, H. K. Shin, C. M. Park, D. U. Kim, P. R. Cha, U. H. Lee, and H. J. Lee, "Shape Change of Cu Pillar Solder Bump During Reflow Process and Its Modeling", Korean. J. Met. Mater. 53, 495 (2015). https://doi.org/10.3365/kjmm.2015.53.7.495
  10. W. P Dow, M. Y. Yen, S. Z. Liao, Y. D. Chiu, and H. C. Huang, "Filling mechanism in microvia metallization by copper electroplating", Electrochimica Acta 53, 8228 (2008) https://doi.org/10.1016/j.electacta.2008.06.042
  11. W. P. Dow, C. C. Li, M. W. Lin, G. W. Su, and C. C. Huang, "Copper Fill of Microvia Using a Thiol-Modified Cu Seed Layer and Various Levelers", J. Electrochem. Soc. 156(8), D314 (2009). https://doi.org/10.1149/1.3147273