Abstract
In this paper, the human detecting radar system for indoor security applications is proposed, and its FPGA-based implementation results are presented. In order to minimize the complexity and memory requirements of the computation, the top half of the spectrogram was used to extract features, excluding the feature extraction techniques that require complex computation, feature extraction techniques were proposed considering classification performance and complexity. In addition, memory requirements were minimized by designing a pipeline structure without storing the entire spectrogram. Experiments on human, dog and robot cleaners were conducted for classification, and 96.2% accuracy performance was confirmed. The proposed system was implemented using Verilog-HDL, and we confirmed that a low-area design using 1140 logics and 6.5 Kb of memory was possible.
본 논문에서는 실내 보안 응용을 위한 사람 감지 레이다 시스템을 제안하고, 이의 FPGA 기반 설계 및 구현 결과를 제시하였다. 연산의 복잡도와 메모리 요구량을 최소화하기 위해 스펙트로그램의 상측 절반만 특징점 추출에 사용하였으며, 복잡한 연산이 필요한 특징점 추출기법을 배제하고, 분류 성능과 연산 복잡도를 고려한 효율적인 특징점 추출기법이 제안되었다. 또한, 전체 스펙트로그램에 대한 저장이 불필요한 파이프라인 구조로 설계하여 메모리 요구량을 최소화하였다. 제안된 시스템의 분류 학습을 위해 사람, 개, 로봇 청소기에 대한 실험이 수행되었고, 96.2%의 정확도 성능을 확인하였다. 제안된 시스템은 Verilog-HDL을 이용하여 구현되었으며, 1140개의 logic과 6.5 Kb의 메모리를 사용하는 저면적 설계가 가능함을 확인하였다.
