초록
지난 수십 년간 반도체 업계에서는 반도체 소자의 성능을 높이고 높은 밀도로 반도체 소자를 칩 위에 집적하기 위해 끊임없이 그 크기를 축소해 왔다. 하지만, 게이트 제어의 감소, 높아진 누설 전류, 그리고 단 채널 효과와 같은 다양한 문제점에 직면하면서 이를 극복할 수 있는 차세대 반도체에 점점 더 많은 관심을 보이고 있다. 본 논문에서는 다음 반도체 세대를 이끌 후보로 관심을 받고 있는 CNTFET(Carbon NanuTube Field Effect Transistor)을 활용하여 디지털 회로를 디자인하는 방법에 대해 논하고자 한다. CNTFET이 분명 구조적으로 기존 MOSFET과 다른 구조를 가진 만큼, CNTFET을 활용하여 디지털 회로를 디자인할 때, 기존 디지털 회로 기법을 어떻게 활용할 수 있는지 자세히 알아보고 시뮬레이션을 통해 두 소자의 성능 차이를 확인해 보고자 한다.
Over the past decades, the semiconductor industry has continuously scaled down the size of semiconductor devices to increase those performance and to integrate them at higher density on the chip. However, facing the reduction of gate control, higher leakage current, and short channel effect, there is a growing interest in next-generation semiconductors which can overcome these problems. In this paper, we discuss digital circuit design techniques using CNTFET(Carbon NanuTube Field Effect Transistor), which are attracting attention as candidates for the next generation of semiconductors. Since the structure of CNTFETs are clearly different from the structure of the structure of conventional MOSFETs, we will discuss how to utilize existing digital circuit methodology when designing digital circuits using the CNTFETs, and then simulate the performance differences between the two devices.