DOI QR코드

DOI QR Code

DRAM 집적공정 응용을 위한 전기도금법 증착 구리 박막의 자기 열처리 특성 연구

A Study on the Self-annealing Characteristics of Electroplated Copper Thin Film for DRAM Integrated Process

  • Choi, Deuk-Sung (Division. of Electronics & Information Engineering, Yeungnam University College) ;
  • Jeong, Seung-Hyun (Division. of Electronics & Information Engineering, Yeungnam University College)
  • 투고 : 2018.08.22
  • 심사 : 2018.09.27
  • 발행 : 2018.09.30

초록

본 연구에서는 DRAM 제조 집적공정의 금속배선으로 사용하는 구리의 자기 열처리(self-annealing) 후 박막 특성 변화에 대한 연구를 진행하였다. 구리를 증착하고 상온에서 시간이 경과하면 구리가 성장하여 결정체 크기 변화가 생기는데 이를 자기 열처리라고 부른다. 구리 금속의 증착은 전기 도금법(electroplating)을 사용하였다. 구리 도금액으로 유기 첨가물이 다른 두 가지 시료인 기준 도금액과 평가 도금액 두 용액에 대해 평가 하였다. 자기 열처리 시간이 경과함에 따라 시간에 대해 면 저항 값의 변화가 없는 영역과 이후 급격하게 떨어지는 구간으로 나누어지고 최종적으로 포화면 저항 값을 보인다. 최종적인 면 저항 값은 초기 값 대비 20% 개선 효과를 보인다. 평가 전해액의 자기 열처리 효과가 기준 용액 대비 더 빠른 시간 안에 이루어졌는데 이는 유기 첨가물의 차이 때문이다. 개선의 효과 분석으로 TEM 장비를 이용하여 결정체 변화를 관찰하였고 자기 열처리 공정에 의해 효과적인 결정체 성장이 이루어졌음을 발견했다. 또한 단면 TEM 측정 결과 자기 열처리 된 시료는 전류 방향으로의 결정체 경계면 숫자가 줄어드는 bamboo 구조를 보인다. 열적 열하 특성(thermal excursion characteristics) 측정 결과 고온 열처리 대비 자기 열처리 시료가 hillock 특성이 보이지 않고 이는 박막의 신뢰성 특성을 향상 시킨다. Electron backscattered diffraction (EBSD) 측정 결과 결정체가 $2{\mu}m$까지 성장한 결정체를 관찰하였고 스트레스에 의한 void를 억제하는데 유리한 (100) 면 비중이 증가하는 방향으로 결정체 성장이 이루어짐을 알 수 있다.

This research scrutinizes the self-annealing characteristics of copper used to metal interconnection for application of DRAM fabrication process. As the time goes after the copper deposited, the grain of copper is growing. It is called self-annealing. We use the electroplating method for copper deposition and estimate two kinds of electroplating chemicals having different organic additives. As the time of self-annealing is elapsed, sheet resistance decreases with logarithmic dependence of time and is finally saturated. The improvement of sheet resistance is approximately 20%. The saturation time of experimental sample is shorter than that of reference sample. We can find that self-annealing is highly efficient in grain growth of copper through the measurement of TEM analysis. The structure of copper grain is similar to the bamboo type useful for current flow. The results of thermal excursion characteristics show that the reliability of self-annealed sample is better than that of sample annealed at higher temperature. The self-annealed sample is not contained in hillock. The self-annealed samples grow until $2{\mu}m$ and develop in [100] direction more favorable for reliability.

키워드

참고문헌

  1. H. Bakoglu, and J. D. Meindl, "Optimal interconnection circuits for VLSI", IEEE Transactions on Electron Devices, 32(5), 903 (1985).
  2. N. Shinoda, T. Shimizu, T. F. Chang, and A. Shibata, and M. Sone, "Filling of nanoscale holes with high aspect ratio by Cu electroplating using suspension of supercritical carbon dioxide in electrolyte with Cu particles", Microelectronic Engineering, 97, 126 (2012).
  3. P. Vereecken, P. Binstead, H. Deligianni, and P. Andricacos, "The chemistry of additives in damascene copper plating", IBM Journal of Research and Development, 49(1), 3 (2005). https://doi.org/10.1147/rd.491.0003
  4. E. M. Zielinski, S. W. Russell, and R. S. List, A. M. Wilson, C. Jin, K. J. Newton, J. P. Lu, T. Hurd, W. Y. Hsu, V. Cordasco, M. Gopikanth, V. Korthuis, W. Lee, G. Cerny, N. M. Russell, P. B. Smith, S. O'Brien, and R. H. Havemann, "Damascene integration of copper and ultra-low-k xerogel for high performance interconnects", IEEE Electron Devices Meeting, 936 (1997).
  5. K. Ueno, T. Ritzdorf, and S. Grace, "Seed layer dependence of room-temperature recrystallization in electroplated copper films", Journal of applied physics, 86(9), 4930 (1999). https://doi.org/10.1063/1.371462
  6. K. Ritzdorf, L. Graham, and S. Jin, et al., "Self-annealing of electrochemically deposited copper films in advanced interconnect applications", Proc. International Interconnect Technology, 166 (1998).
  7. J. M. E. Harper, C. Cabral, and Jr., P. C. Andricacos, L. Gignac, I. C. Noyan, K. P. Rodbell, and C. K. Hu, "Mechanisms for microstructure evolution in electroplated copper thin films near room temperature", Journal of applied physics, 86(5), 2516 (1999). https://doi.org/10.1063/1.371086
  8. H. Lee, S. S. Wong, and S. D. Lopatin, "Correlation of stress and texture evolution during self- and thermal annealing of electroplated Cu films", Journal of applied physics, 93(7), 3796 (2003). https://doi.org/10.1063/1.1555274
  9. H. Lee, W. D. Nix, and S. S. Wong, "Studies of the driving force for room-temperature microstructure evolution in electroplated copper films", Journal of vacuum science & technology, 22(5), 2369 (2004).
  10. M. Stangl, J. Acker, V. Dittel, W. Gruner, V. Hoffmann, and K. Wetzig "Characterization of electroplated copper selfannealing with investigations focused on incorporated impurities," Microelectronic Engineering, 82, 189 (2005).
  11. S. Lagrange, S. Brongersma, M. Judelewicz, A. Saerens, I. Vervoort, E. Richard, R. Palmans, and K. Maex "Self-annealing characterization of electroplated copper films", Microelectronic Engineering, 50, 449 (2000).
  12. M. Stangl, and M. Militzer "Modeling self-annealing kinetics in electroplated Cu thin films," Journal of applied physics, 103(113521), 1 (2008).
  13. C. Ryu, K. W. Kwon, A. L. S. Loke, H. Lee, T. Nogami, V. M. Dubin, R. A. Kavari, G. W. Ray, and S. S. Wong, "Microstructure and reliability of copper interconnects", IEEE Trans. Electron Devices, 46(6), 1113 (1999).
  14. J. Y. Cho, H. J. Lee, H. Kim, and J. A. Szpunar, "Textural and microstructural transformation of Cu damascene interconnects after annealing", Journal of Electronic materials, 34(5), 506 (2005). https://doi.org/10.1007/s11664-005-0058-9