DOI QR코드

DOI QR Code

An Accuracy Improvement Method for the Analysis of Process Variation Effect on CNTFET-based Circuit Performance

CNTFET 기반 회로 성능의 공정 편차 영향 분석을 위한 정확도 향상 방법

  • Cho, Geunho (Dept. of Electronics Engineering, Seokyeong University)
  • Received : 2018.04.03
  • Accepted : 2018.06.25
  • Published : 2018.06.30

Abstract

In the near future, CNTFET(Carbon NanoTube Field Effect Transistor) is considered as one of the most promising candidate for the replacement of modern silicon-based transistors by utilizing the ballistic or near-ballistic transport capability of CNT(Carbon NanoTube). For the large-scale fabrication of high performance CNTFET, semiconducting CNTs have to be well-aligned with a fixed pitch and high densities in the each CNTFET. However, due to the immaturity of the CNTFET fabrication process, CNTs can be unevenly positioned in a CNTFET and existing HSPICE library file cannot support the circuit level evaluation of performance variation caused by the unevenly positioned CNTs. To evaluate the performance variation, linear programming methodology was suggested previously, but the errors can be made during the calculation of the current and the gate capacitance of a CNTFET. In this paper, the reasons causing errors will be discussed in detail and the new methodology to reduce the errors will be also suggested. Simulation results shows that the errors can be reduced from 7.096% to 3.15%.

가까운 미래에, 전자의 ballastic 혹은 near-ballastic 이동이 가능한 CNT(Carbon NanoTube)를 활용한 CNTFET(Carbon NanoTube Field Effect Transistor)은 현재의 실리콘 기반 트랜지스터를 교체할 유력한 후보 중 하나로 고려되고 있다. 고성능의 CNTFET으로 대규모 집적회로를 구현하기 위해서는 semiconducting CNT가 CNTFET 안에 동일한 간격과 높은 밀도로 정렬되어 배치되어야 하지만, CNTFET 공정의 미성숙으로, CNTFET 안의 CNT는 불규칙하게 배치하게 되고, 현존하는 HSPICE 라이브러리 파일은 불규칙한 CNT 배치에 의한 성능의 변화를 회로 레벨에서 평가할 수 있는 기능을 지원하지 않는다. 이러한 성능의 변화를 평가하기 위해서 선형 프로그래밍을 활용한 방법이 과거에 제안되었으나, CNTFET의 전류와 게이트 커패시턴스를 계산하는 과정에서 오차가 발생할 수 있는 문제점이 있다. 본 논문에서는 언급한 오차가 발생되는 이유에 대해서 자세히 논하고, 이 오차를 줄일 수 있는 새로운 방법을 제시하고자 한다. 시뮬레이션 검토 결과, 새롭게 제시된 방법이 기존 방법의 오차, 7.096%를 3.15%까지 줄일 수 있음을 보이고 있다.

Keywords

References

  1. J. Deng, H.-S. P. Wong, "A Compact SPICE Model for Carbon-Nanotube Field-Effect Transistors Including Nonidealities and Its Application - Part I: Model of the Intrinsic Channel Region," IEEE Transactions on Electron Devices, vol 54, pp. 3186-3194, Nov. 2007.DOI: 10.1109/TED.2007.909030
  2. J. Deng, H.-S. P.Wong, "A compact SPICE model for carbon nanotube field effect transistors including non-idealities and its application-Part II: Full device model and circuit performance benchmarking," IEEE Transactions on Electron Devices, vol. 54, pp. 3195-3205, Nov. 2007. DOI: 10.1109/TED.2007.909043
  3. J. Deng and H. S. P. Wong, "Modeling and Analysis of Planar-Gate Electrostatic Capacitance of 1-D FET With Multiple Cylindrical Conducting Channels," IEEE Trans. Electron Devices, vol. 54, no. 9, pp. 23772385, 2007. DOI:10.1109/TED.2007.902047
  4. H.-H. Byeon, W. C. Lee, W. Kim, S. K. Kim, W. Kim, and H. Yi, "Bio-fabrication of nanomesh channels of single-walled carbon nanotubes forlocally gated field-effect transistors," Nanotechnology, vol. 28, no. 2, p. 25304, Jan. 2017. DOI:10.1088/1361-6528/28/2/025304
  5. N. Patil, J. Deng, A. Lin, H. S. P. Wong, and S. Mitra, "Design Methods for Misaligned and Mispositioned Carbon Nanotube Immune Circuits," IEEE Trans. Comput. Des. Integr. Circuits Syst., vol. 27, no. 10, pp. 1725-1736, 2008. DOI: 10.1109/TCAD.2008.2003278
  6. J. Si et al., "Scalable Preparation of High Density Semiconducting Carbon Nanotube Arrays for High-Performance Field-Effect Transistors," ACS Nano, vol. 12, no. 1, pp. 627-634,Jan. 2018. DOI: 10.1021/acsnano.7b07665
  7. G. Cho and F. Lombardi, "Circuit-Level Simulation of a CNTFET With Unevenly Positioned CNTs by Linear Programming," IEEE Trans. Device Mater. Reliab., vol. 14, no. 1, pp. 234-244, 2014. DOI: 10.1109/TDMR.2013.2279154
  8. G. Cho, F. Lombardi, and Y. B. Kim, "Modelling a CNTFET with Undeposited CNT Defects," in 2010 IEEE 25th International Symposium on Defect and Fault Tolerance in VLSI Systems, 2010, pp. 289-296. DOI: 10.1109/DFT.2010.4