Journal of the Microelectronics and Packaging Society (마이크로전자및패키징학회지)

The Korean Microelectronics and Packaging Society (한국마이크로전자및패키징학회)
권호 표지
DOI QR코드

DOI QR Code

Warpage Analysis during Fan-Out Wafer Level Packaging Process using Finite Element Analysis

유한요소 해석을 이용한 팬아웃 웨이퍼 레벨 패키지 과정에서의 휨 현상 분석

  • Kim, Geumtaek (School of Mechanical, Aerospace and Nuclear Engineering, UNIST) ;
  • Kwon, Daeil (School of Mechanical, Aerospace and Nuclear Engineering, UNIST)
  • 김금택 (울산과학기술원 기계항공 및 원자력 공학부) ;
  • 권대일 (울산과학기술원 기계항공 및 원자력 공학부)
  • Received : 2018.03.07
  • Accepted : 2018.03.25
  • Published : 2018.03.31
Download PDF
⟨ Previous Next ⟩

Abstract

As the size of semiconductor chip shrinks, the electronic industry has been paying close attention to fan-out wafer level packaging (FO-WLP) as an emerging solution to accommodate high input and output density. FO-WLP also has several advantages, such as thin thickness and good thermal resistance, compared to conventional packaging technologies. However, one major challenge in current FO-WLP manufacturing process is to control wafer warpage, caused by the difference of coefficient of thermal expansion and Young's modulus among the materials. Wafer warpage induces misalignment of chips and interconnects, which eventually reduces product quality and reliability in high volume manufacturing. In order to control wafer warpage, it is necessary to understand the effect of material properties and design parameters, such as chip size, chip to mold ratio, and carrier thickness, during packaging processes. This paper focuses on the effects of thickness of chip and molding compound on 12" wafer warpage after PMC of EMC using finite element analysis. As a result, the largest warpage was observed at specific thickness ratio of chip and EMC.

기술의 발전과 전자기기의 소형화와 함께 반도체의 크기는 점점 작아지고 있다. 이와 동시에 반도체 성능의 고도화가 진행되면서 입출력 단자의 밀도는 높아져 패키징의 어려움이 발생하였다. 이러한 문제를 해결하기 위한 방법으로 산업계에서는 팬아웃 웨이퍼 레벨 패키지(FO-WLP)에 주목하고 있다. 또한 FO-WLP는 다른 패키지 방식과 비교해 얇은 두께, 강한 열 저항 등의 장점을 가지고 있다. 하지만 현재 FO-WLP는 생산하는데 몇 가지 어려움이 있는데, 그 중 한가지가 웨이퍼의 휨(Warpage) 현상의 제어이다. 이러한 휨 변형은 서로 다른 재료의 열팽창계수, 탄성계수 등에 의해 발생하고, 이는 칩과 인터커넥트 간의 정렬 불량 등을 야기해 대량생산에 있어 제품의 신뢰성 문제를 발생시킨다. 이러한 휨 현상을 방지하기 위해서는 패키지 재료의 물성과 칩 사이즈 등의 설계 변수의 영향에 대해 이해하는 것이 매우 중요하다. 이번 논문에서는 패키지의 PMC 과정에서 칩의 두께와 EMC의 두께가 휨 현상에 미치는 영향을 유한요소해석을 통해 알아보았다. 그 결과 특정 칩과 EMC가 특정 비율로 구성되어 있을 때 가장 큰 휨 현상이 발생하는 것을 확인하였다.

Keywords

References

  1. G. Sharma, A. Kumar, V. S. Rao, S. W. Ho, and V. Kripesh, "Solutions strategies for die shift problem in wafer level compression molding", IEEE Trans. Components, Packag. Manuf. Technol., 1(4), 502 (2011). https://doi.org/10.1109/TCPMT.2010.2100431
  2. C. Y. Chou, T. Y. Hung, S. Y. Yang, M. C. Yew, W. K. Yang, and K. N. Chiang, "Solder joint and trace line failure simulation and experimental validation of fan-out type wafer level packaging subjected to drop impact", Microelectron. Reliab., 48(8-9), 1149 (2008). https://doi.org/10.1016/j.microrel.2008.06.024
  3. S. S. Deng, S. J. Hwang, and H. H. Lee, "Warpage prediction and experiments of fan-out waferlevel package during encapsulation process", IEEE Trans. Components, Packag. Manuf. Technol., 3(3), 452 (2013). https://doi.org/10.1109/TCPMT.2012.2228005
  4. S. Shin, M. Park, S. E. Kim, and S. Kim, "Effects of Wafer Warpage on the Misalignment in Wafer Level Stacking Process", J. Microelectron. Packag. Soc., 20(3), 71 (2013). https://doi.org/10.6117/kmeps.2013.20.3.071
  5. S. H. Lee, K. N. Chen, and J. J. Q. Lu, "Wafer-to-wafer alignment for three-dimensional integration: A review", J. Microelectromechanical Syst., 20(4), 885 (2011). https://doi.org/10.1109/JMEMS.2011.2148161
  6. M. K. Lee, J. W. Jeoung, J. Y. Ock, and S. Choa, "Numerical Analysis of Warpage and Reliability of Fan-out Wafer Level Package", J. Microelectron. Packag. Soc., 21(1), 31 (2014). https://doi.org/10.6117/kmeps.2014.21.1.031
  7. K. Hamaguchi, H. Noma, H. Takahashi, N. Suzuki, and T. Nonaka, "Warpage study of FO-WLP build up by material properties and process", Proc. 6th Electronic System-Integration Technology Conference (ESTC), Grenoble, France, 1, IEEE (2016).
  8. J. H. Lau, M. Li, D. Tian, N. Fan, E. Kuah, W. Kai, M. Li, J. Hao, Y. M. Cheung, Z. Li, K. H. Tan, R. Beica, T. Taylor, C. T. Ko, H. Yang, Y. H. Chen, S. P. Lim, N. C. Lee, J. Ran, C. Xi, K. S. Wee, and Q. Yong, "Warpage and Thermal Characterization of Fan-Out Wafer-Level Packaging", IEEE Trans. Components, Packag. Manuf. Technol., 7(10), 1729 (2017). https://doi.org/10.1109/TCPMT.2017.2715185
  9. P. B. Lin, C. T. Ko, W. T. Ho, C. H. Kuo, K. W. Chen, Y. H. Chen, and T. J. Tseng, "A Comprehensive Study on Stress and Warpage by Design, Simulation and Fabrication of RDLFirst Panel Level Fan-Out Technology for Advanced Package", Proc. 67th Electronic Components and Technology Conference (ECTC), Orlando, USA, 1413, IEEE (2017).
  10. J. H. Lau, "Recent Advances and New Trends in Semiconductor Packaging", IEEE/CPMT Society Lecture in the Santa Clara Valley (2016).
  11. J. H. Lau, N. Fan, and M. Li, "Design, Material, Process, and Equipment of Embedded Fan-Out Wafer/Panel-Level Packaging", Chip Scale Review, 20, 38 (2016).
  12. S. P. Timoshenko, "Analysis of bi-metal thermostats", J. Opt. Soc. Am., 11(3), 233 (1925). https://doi.org/10.1364/JOSA.11.000233