DOI QR코드

DOI QR Code

Problem Solving about Practical Engineering Education based on Analysis on Optimized Internal Flow of LTP Furnace and Uniformity of Temperature

LTP 퍼니스의 내부 유동 및 온도 균일도 최적화를 위한 실천공학교육적 문제해결

  • Kim, Jin-woo (Department of Automation System, Korea Polytechnics) ;
  • Youn, Gi-man (Department of Computer Aided Machine, Korea Polytechnics) ;
  • Jo, Eunjeong (Department of Mechatronics Engineering, KOREATECH)
  • Received : 2018.10.25
  • Accepted : 2018.11.24
  • Published : 2018.12.01

Abstract

This paper is about the numerical analysis on optimized internal flow of LTP furnace and uniformity of temperature. The LTP Furnace is the device that generates heat by electricity. And performs an annealing function for annealing the silicon wafer in the pre-semiconductor manufacturing process. Especially, the maximum temperature inside the chamber is maintained at a high temperature of about $400^{\circ}C$ to strengthen the wafer. When the process is completed at high temperature, the operation is repeated to reduce the temperature through the heat exchanger and carry it out. From this analysis, the ultimate goal is to derive the optimum design of the insulation volume supply/exhaust structure of the chamber through the flow analysis of the LTPS furnace. And to find cases for curriculum development.

이 논문은 LTP 퍼니스의 최적화 된 내부 유동과 온도의 균일성에 대한 수치 해석에 관한 것이다. 반도체 제조 공정에서 실리콘 웨이퍼를 어닐링하기 위한 기능을 수행한다. 특히 챔버 내부의 최고 온도를 약 $400^{\circ}C$의 고온으로 유지하여 웨이퍼를 보강한다. 공정이 고온에서 완료되면 열 교환기를 통해 온도를 낮추고 이를 수행하기 위한 작업이 반복된다. 이 논문에서 최종적인 목표는 LTPS 퍼니스의 유동 해석을 통해 챔버의 단열 공급과 배기 구조의 최적 설계를 도출하는 것과 교육과정 개발을 위한 사례 발굴에 있다.

Keywords

HSCGCO_2018_v10n2_125_f0001.png 이미지

그림 1. LTP 퍼니스 내부 Fig. 1. Interior of LTP furnace.

HSCGCO_2018_v10n2_125_f0002.png 이미지

그림 2. 퍼니스 기반 Fig. 2. Basement furnace.

HSCGCO_2018_v10n2_125_f0003.png 이미지

그림 3. 베드 격자 생성 Fig. 3. Mesh generation.

HSCGCO_2018_v10n2_125_f0004.png 이미지

그림 4. 베드 경계조건 Fig. 4. Boundary bed.

HSCGCO_2018_v10n2_125_f0005.png 이미지

그림 5. 단면 온도 결과 Fig. 5. Results of plane temperature.

HSCGCO_2018_v10n2_125_f0006.png 이미지

그림 6. 웨이퍼 온도 결과 Fig. 6. Results of wafer temperature.

HSCGCO_2018_v10n2_125_f0007.png 이미지

그림 7. 유동 스트림 라인 Fig. 7. Streamline.

HSCGCO_2018_v10n2_125_f0008.png 이미지

그림 8. 단열재 추가 모델 Fig. 8. Additional insulation model.

HSCGCO_2018_v10n2_125_f0009.png 이미지

그림 9. 단열재 추가 모델 온도 결과 Fig. 9. Result of additional insulation model temperature.

표 1. 경계조건 Table 1. Boundary condition

HSCGCO_2018_v10n2_125_t0001.png 이미지

표 2. NCS 기준 Table 2. NCS Standard 1501020304_14v2

HSCGCO_2018_v10n2_125_t0002.png 이미지

References

  1. H. Jin and S. Choi, "Numerical analysis of the liquid flow in the lower part of a blast furnace during change of cohesive zone," in Proceeding of the 37th Symposium of the KOSCOS, pp. 80-87, 2008.
  2. A. J. Engel and T. Ceci, "Furnace slide gate system and refractories - electric furnace slag free tapping," in Proceeding of 52nd Electric Furnace Conference, pp. 235-239, 1994.
  3. A. J. Lockwood, CD-adapco Releases STAR-CCM+ v10.02 [Internet]. Available: https://www.digitalengineering247.com/article/cd-adapco-releases-star-ccmv10-02-2/.
  4. Y. J. Jang and S. W. Kim, "An estimation of a billet temperature during reheating furnace operation," International Journal of Control, Automation, and Systems, Vol. 5, No. 1, pp. 43-50, February 2007.
  5. J. D. Faires and R. L. Burden, "Numerical methods," 3rd ed. INTER VISION, 2003.
  6. K. W. Joo, K. S. Kim, J. Y. Kim, and H. R. Beom, "Numerical analysis on thermal deformation of linear motor in chip mounter," in Proceedings of the ASME 2011 International Mechanical Engineering Congress & Exposition, Denver, Colorado, pp. 1347-1354, 2011.