Fig. 1. Block diagram of 4th order delta-sigma modulator using a reconfigurable amplifier[1]. 그림 1. 한 개의 재사용 구조를 연산증폭기를 사용한 4차 델타-시그마 변조기 블록다이어그램[1]
Fig. 2. Proposed circuit schematic of operational amplifier. 그림 2. 제안하는 단이 가변되는 연산 증폭기의 회로도
Fig. 3. Simulation result of current source operation time when voltage is applied. 그림 3. 전압 인가시 전류원 동작시간 확인 모의실험 결과
Fig. 4. (a) SEL12clock (b) SEL12Bclock (c) ONOFFclock. 그림 4. (a) SEL12파형 (b) SEL12B파형 (c) ONOFF파형
Fig. 6. FFT of 4th order ΣΔ modulator post-simulation Result. 그림 6. 설계된 4차 델타시그마 변조기에 대한 후 모의실험 FFT 결과
Fig. 7. Performance verification PCB for delta-sigma modulator. 그림 7. 제작한 변조기의 측정용 PCB
Fig. 8. Output Waveform of delta-sigma modulator. 그림 8. 설계된 델타-시그마 변조기의 출력파형
Fig. 9. Micro chip photograph. 그림 9. 제작된 변조기의 칩 사진
Fig. 10. FFT of Output waveform measurement. 그림 10. 측정된 변조기 출력 FFT 결과
Fig. 11. Measurement of dynamic range. 그림 11. 다이내믹레인지 측정결과
Fig. 5. Layout of proposed 4th order ΣΔ modulator. 그림 5. 설계한 4차 델타시그마 변조기 레이아웃
Table 1. Integration and feedback capacitor coefficient(of delta-sigma modulator. 표 1. 델타-시그마 변조기의 적분 및 피드백 계수
Table 2. Capacitor Capacity Used in the ΣΔ modulator. 표 2. 델타-시그마 변조기에 사용된 커패시터 용량
참고문헌
-
J. Garcia, S. Rodriguez and A. Rsus, "A Low-Power CT Incremental 3rd Order
${\Sigma}{\Delta}$ ADC for Biosensor Applications," IEEE Tran. on Circuit and Systems I, vol.60, no.1, pp.25-36, 2013. DOI:10.1109/TCSI.2012.2215753 - J. H. Song, D. H. Lee and G. S. Yoon, "Design of Low Power 4th order delta-sigma modulator with Single Reconfigurable Amplifier," Journal of The Institute of Electronics and Information Engineers Vol.54, NO.5, pp.24-32, 2017. DOI:10.1145/3194554.3194641
-
J. H. Choi, G. S. Yoon, "Design of an Inverter-based 3rd Order
$\Sigma$ CMOS Modulator using a 1.5 bit Comparator and Analog Adder," Journal of Semiconductor Technology and Science, vol.18, No.1, pp.1598-1657, 2018. DOI:10.5573/JSTS.2018.18.1.049 - S.Richards and G. C. Temes, Understanding Delta Sigma data converters, Wiley Interscience, 2005