Journal of the Institute of Electronics and Information Engineers (전자공학회논문지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지
DOI QR코드

DOI QR Code

A Jitter Characteristic Improved PLL with RC Time Constant Circuit

저항-커패시턴스 시정수 회로를 이용하여 지터 특성을 개선한 위상고정루프

  • An, Seong-Jin (Department of Electronic Engineering, PKNU University) ;
  • Choi, Yong-Shig (Department of Electronic Engineering, PKNU University)
  • 안성진 (부경대학교 전자공학과) ;
  • 최영식 (부경대학교 전자공학과)
  • Received : 2016.09.30
  • Accepted : 2017.01.23
  • Published : 2017.02.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents a jitter characteristic improved phase locked loop (PLL) with an RC time constant circuit. In the RC time constant circuit, LPF's voltage is inputted to a comparator through small and large RC time constant circuits. The signal through a small RC time constant circuit has almost same loop filter output voltage. The signal through a large RC time constant circuit has the average value of loop filter output voltage and does as a role of reference voltage to the comparator. The output of the comparator controls the sub-charge pump which provide a current to LPF. When the loop filter output voltage increases, the sub-charge pump discharges the loop filter and decreases loop filter output voltage. When the loop filter output voltage decreases, the sub-charge pump charges the loop filter and increases loop filter output voltage. The negative feedback loop reduces the variation of loop filter output voltage resulting in jitter characteristic improvement.

본 논문은 RC 시정수 회로를 이용하여 지터 특성을 개선한 위상고정루프의 구조를 제안하였다. RC 시정수 회로에서는 루프 필터 전압이 작은 시정수와 큰 시정수 값을 가지는 회로를 통과하여 비교기로 전달된다. 작은 시정수 값을 가지는 회로를 지나는 신호는 거의 루프 필터 출력 전압과 같은 값을 가진다. 큰 시정수 값을 가지는 회로를 지나는 신호는 루프 필터 출력전압의 평균값을 가지며, 비교기회로에서 기준 신호 역할을 한다. 비교기의 출력 신호는 루프 필터에 전류를 공급하는 보조 전하펌프를 제어한다. 루프 필터 출력 전압이 상승하면 보조 전하펌프는 루프 필터에서 전류를 방전시켜 루프 필터 출력 전압이 하강하게 하고, 또는 루프 필터 출력 전압이 하강하면 보조 전하펌프는 루프 필터에서 전류를 충전시켜 루프 필터 출력 전압이 상승하게 한다. 이런 부궤환 루프는 필터 출력 전압 변동 폭을 줄여서 지터 크기를 감소시켜준다.

Keywords

References

  1. A. Arakali, N. Talebbeydokthi, S. Gondi and P. K. Hanumolu, "Supply-noise mitigation techniques in phase-locked loops," Solid-State Circuits Conference, pp. 374-377, 2008.
  2. H. Arora, N. Klemmer, J. C. Morizio and P. D. Wolf, "Enhanced phase noise modeling of fractional-N frequency synthesizers," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 52, no. 2, pp. 379-395, Feb. 2005. https://doi.org/10.1109/TCSI.2004.841594
  3. H.W. Choi, Y.S. Choi, "A Reference Spur Suppressed PLL with Two-Symmetrical Loops", IEEK, vol. 51, no. 5, pp. 99-105, May. 2014.
  4. S.K. Lee, Y.S. Choi, "Phase Lock Loop with Analog Band-Selection Loop," IEEK, vol.49, no. 8, pp. 73-81, Aug. 2012.
  5. Tsung-Hsien Lin and W. J. Kaiser, "A 900-MHz 2.5-mA CMOS frequency synthesizer with an automatic SC tuning loop," in IEEE Journal of Solid-State Circuits, vol. 36, no. 3, pp. 424-431, Mar 2001. https://doi.org/10.1109/4.910481
  6. Hung-Ming Chien et al., "A 4GHz Fractional-N synthesizer for IEEE 802.11a," IEEE, VLSI Circuits, 2004. Digest of Technical Papers. pp. 46-49, June. 2004.
  7. Sheng Ye, L. Jansson and I. Galton, "A multiplecrystal interface PLL with VCO realignment to reduce phase noise," in IEEE Journal of Solid-State Circuits, vol. 37, no. 12, pp. 1795-1803, Dec 2002. https://doi.org/10.1109/JSSC.2002.804339
  8. G. Jeon, K. K. Kim and Y. B. Kim, "A low jitter PLL design using active loop filter and low-dropout regulator for supply regulation," IEEE, pp. 223-224, Nov. 2015.
  9. G. Blasco, E. Isern, E. Martin, "Design of a stable pulse generator system based on a Ring-VCO Phase-Locked Loop using 180nm CMOS technology," IEEE Design of Circuits and Integrated Systems (DCIS), 25-27 Nov. 2015