DOI QR코드

DOI QR Code

The Hardware Design and Implementation of a New Ultra Lightweight Block Cipher

새로운 초경량 블록 암호의 하드웨어 설계 및 구현

  • Gookyi Dennis, A.N. (Department of Information and Communication Engineering, Hanbat National University) ;
  • Park, Seungyong (Department of Information and Communication Engineering, Hanbat National University) ;
  • Ryoo, Kwangki (Department of Information and Communication Engineering, Hanbat National University)
  • ;
  • 박승용 (한밭대학교 정보통신공학과) ;
  • 류광기 (한밭대학교 정보통신공학과)
  • Received : 2016.06.28
  • Accepted : 2016.10.05
  • Published : 2016.10.25

Abstract

With the growing trend of pervasive computing, (the idea that technology is moving beyond personal computers to everyday devices) there is a growing demand for lightweight ciphers to safeguard data in a network that is always available. For all block cipher applications, the AES is the preferred choice. However, devices used in pervasive computing have extremely constraint environment and as such the AES will not be suitable. In this paper we design and implement a new lightweight compact block cipher that takes advantage of both S-P network and the Feistel structure. The cipher uses the S-box of PRESENT algorithm and a key dependent one stage omega permutation network is used as the cipher's P-box. The cipher is implemented on iNEXT-V6 board equipped with virtex-6 FPGA. The design synthesized to 196 slices at 337 MHz maximum clock frequency.

미래의 것으로 여겨지던 pervasive 컴퓨팅이 현재 널리 이용되고 있다. Pervasive 컴퓨팅의 단점으로 여겨지는 데이터의 유출문제는 데이터의 확실한 보호가 이루어진다면 크게 부각되지 않겠지만 해커들의 홈 네트워크를 통한 정보 수집 등과 같은 문제들이 발생하고 있다. Pervasive 디바이스는 일반적으로 소비 전력, 공간 및 비용 측면에서 제약을 가지고 있고 완벽한 암호화 환경의 구현은 현실적으로 불가하다. 따라서 연구의 초점은 가능한 적은 메모리를 필요로 하는 암호화 경량화에 집중하고 있다. 본 논문은 새로운 경량 블록 암호의 설계 및 구현에 초점을 두고 치환-순열(S-P) 네트워크와 파이스텔 구조의 장단점을 연구하여, 두 가지 네트워크의 이용시 가장 적합한 방향을 제시한다. 알고리즘은 S-박스 및 P-박스와 함께 파이스텔 구조를 사용한다. 본 논문에서는 백도어 아이디어가 알고리즘에 사용되는 것을 방지하기 위해 S-박스를 사용하였다. P-박스와 달리 S-박스는 키 디펜던트 원 스테이지 오메가 네트워크를 사용하여 보안 단계를 향상하였다. 본 논문에서 제안하는 하드웨어는 Verilog HDL로 설계되었으며 Virtex6 XC4VLX80 FPGA iNEXT-V6 테스트 보드를 사용하여 검증하였다. Simple core design은 337 MHz의 최대 클록 주파수에서 196 슬라이스를 합성한다.

Keywords

References

  1. M. Feldhofer, S. Dominikus and J. Wolkerstorfer, "Strong Authentication for RFID Systems Using AES Algorithm," Cryptographic Hardware and Embedded Systems-CHESS, LNCS 3156, Springer-Verlag, pp. 357-370, 2004.
  2. National Institute of Standards and Technology (NIST), Advanced Encryption Standard (AES), Federal Information Processing Standards Publication 197, [Available Online]: http://csrc.nist.gov/ publications/fips/fips197/fips-197.pdf, 2001.
  3. B. Gauray, R. Nishchal and P. Narayan, "Implementation of a New Lightweight Encryption Design for Embedded Security," IEEE Transaction on Information Forensics and Security, 2015.
  4. A. Bogdanov et al., "PRESENT-An Ultra- Lightweight Block Cipher," Cryptographic Hardware and Embedded Systems-CHESS, Springer-Verlag, pp. 450-466, 2007.
  5. SONY Corporation, "The 128 bit Block Cipher CLEFIA: Algorithm Specification," SONY Corporation, Tokyo, Japan, 2007.
  6. A. F. Webster and S. E. Tavares, "On the Design of S-boxes," Advances in Cryptography -Cypto '85 (Lecture Notes in Computer Science), Vol. 219, pp. 523-534, 1985.
  7. C. E. Shannon, "A mathematical theory of communication," ACM SIGMOBILE Mobile Computing and Communications Review, Vol. 5, No. 1, pp. 3-55, 2001.
  8. M. Sbeiti, M. Silbermann, A. Poschmann and C. Paar, "Design Space Exploration of PRESENT Implementation for FPGAs," Southern Conference on Programmable Logic - SPL, 2009.
  9. Y. Panasayya and K. Jen-Peter, "Lightweight Cryptography for FPGAs," International Conference on Reconfigurable Computing and FPGAs, 2009.
  10. P. Paulo and C. Ricardo, "Compact CLEFIA Implementation on FPGAs," 21st International Conference on Field Programmable Logic Applications, 2011.