DOI QR코드

DOI QR Code

Design of a CCM/DCM dual mode DC-DC Buck Converter with Capacitor Multiplier

커패시터 멀티플라이어를 갖는 CCM/DCM 이중모드 DC-DC 벅 컨버터의 설계

  • Choi, Jin-Woong (Department of Nanoscience & Engineering, Inje University) ;
  • Song, Han-Jung (Department of Nanoscience & Engineering, Inje University)
  • 최진웅 (인제대학교 나노융합공학과) ;
  • 송한정 (인제대학교 나노융합공학과)
  • Received : 2016.06.15
  • Accepted : 2016.09.09
  • Published : 2016.09.30

Abstract

This paper presents a step-down DC-DC buck converter with a CCM/DCM dual-mode function for the internal power stage of portable electronic device. The proposed converter that is operated with a high frequency of 1 MHz consists of a power stage and a control block. The power stage has a power MOS transistor, inductor, capacitor, and feedback resistors for the control loop. The control part has a pulse width modulation (PWM) block, error amplifier, ramp generator, and oscillator. In this paper, an external capacitor for compensation has been replaced with a multiplier equivalent CMOS circuit for area reduction of integrated circuits. In addition, the circuit includes protection block, such as over voltage protection (OVP), under voltage lock out (UVLO), and thermal shutdown (TSD) block. The proposed circuit was designed and verified using a $0.18{\mu}m$ CMOS process parameter by Cadence Spectra circuit design program. The SPICE simulation results showed a peak efficiency of 94.8 %, a ripple voltage of 3.29 mV ripple, and a 1.8 V output voltage with supply voltages ranging from 2.7 to 3.3 V.

본 논문에서는 휴대 전자기기의 내부 전원단을 위한, CCM/DCM 기능의 이중모드 감압형 DC-DC 벅 컨버터를 제안한다. 제안하는 변환기는 1 MHz의 주파수에서 동작하며, 파워단과 제어블럭으로 이루어진다. 파워단은 Power MOS 트랜지스터, 인덕터, 커패시터, 제어 루프용 피드백 저항으로 구성된다. 제어부는 펄스폭 변조기 (PWM), 오차증폭기, 램프 파 발생기, 오실레이터 등으로 이루진다. 또한 본 논문에서 보상단의 큰 외부 커패시터는, 집적회로의 면적축소를 위하여 CMOS 회로로 구성되는 멀티플라이어 등가 커패시터로 대체하였다. 또한,. 본 논문에서, 보상단의 외부 커패시터는 집적회로의 면적을 줄이기 위하여 곱셈기 기반 CMOS 등가회로로 대체하였다. 또한 제안하는 회로는 칩을 보호하기 위하여 출력 과전압, 입력부족 차단 보호회로 및 과열 차단 보호회로를 내장하였다. 제안하는 회로는 $0.18{\mu}m$ CMOS 공정을 사용하여, 케이던스의 스펙트라 회로설계 프로그램을 이용하여 설계 및 검증을 하였다. SPICE 모의 실험 결과, 설계된 이중모드 DC-DC 벅 변환기는 94.8 %의 피크효율, 3.29 mV의 리플전압, 2.7 ~ 3.3 V의 전압 조건에서 1.8 V의 출력전압을 보였다.

Keywords

References

  1. Youngkook Ahn and Jeongjin Roh, "A 93.5% Efficiency, 400mA Cufrrent-Mode DC-DC Buck Converter with Watchdog functions", ISOCC 2009
  2. L. M. Piao, "A study on Design of PMIC of SEPIC/BOOST Topology with Integrated current sensing circuit", Inha University Master degree, 2011.
  3. X. Zhang, P. Chen, Y. Okuma, K. Ishida,Y. Ryu, K. Wa anabe, T. Sakurai and M. Takamiya, "A 0.6-V Input 94% Peak Efficiency CCM/DCM Digital Buck Converter in 40-nm CMOS with Dual-Mode-Body-Biased Zero-Crossing Detector", IEEE Asian Solid-State Circuits Conf, 2013. DOI: http://dx.doi.org/10.1109/ASSCC.2013.6690978
  4. Ying Jianhua and Huang Yang, "Design of an LDO with capacitor multiplier." Journal of Semiconductors, vol. 31, no. 7, pp. 075010-1-075010-4, 2010. DOI: http://dx.doi.org/10.1088/1674-4926/31/7/075010
  5. K.N. Leung and P.K.T.Mok, "Analysis of multi-stage amplifier Frequency compensation", IEEE Trans. Circuits Syst. I, Fundam. Theory Appl., vol. 48, no. 9, pp. 1041-1056, 2001. DOI: http://dx.doi.org/10.1109/81.948432
  6. Jeonsin Roh, "High-performance Error Amplifier For Fast Transient DC-DC Converters". IEEE Tran. Circuits and Systems, vol. 40, no. 11, pp. 591-595, 2005. DOI: http://dx.doi.org/10.1109/TCSII.2005.850521