Redundancy Module Operation Analysis of MMC using Scaled Hardware Model

축소모형을 이용한 MMC의 Redundancy Module 동작분석

Abstract

In this paper, a hardware prototype for the 10kVA 11-level MMC was built and various experimental works were conducted to verify the operation algorithms of MMC. The hardware prototype was designed using computer simulation with PSCAD/EMTDC software. After manufactured in the lab, the hardware prototype was tested to verify the modulation algorithms to form the output voltage, the balancing algorithm to equalize the sub-module capacitor voltage, and the redundancy operation algorithm to improve the system reliability. The developed hardware prototype can be utilized for analyzing the basic operation and performance improvement of MMC according to the modulation and redundancy operation scheme. It also can be utilize to analyze the basic operational characteristics of HVDC system based on MMC.

1. 서 론

전압원 HVDC 시스템에 사용되는 초창기 컨버터에서는 동작전압과 전송용량을 증대하기 위해 IGBT를 직렬로 결합하여 PWM 스위칭으로 동작하였다. 그런데 이 방식은 각 IGBT에 걸리는 전압을 균등하게 유지하기 위해 복잡한 클램프회로를 사용하고 스위칭 손실이 큰 단점을 갖는다. [1]

이러한 단점을 해결하고자 제안된 방식이 IGBT를 가지고 half-bridge 형태의 SM(sub-module)을 구성하고 이 SM을 직렬로 결합한 MMC(modular multi-level converter)이다. MMC는 전자 방식에 비해 DC 전압의 균등분배가 용이하고, 기본파로 스위칭을 하므로 스위칭 손실이 낮으며, 생성하는 출력전압의 고조파 레벨이 낮은 장점을 갖는다. [2,3]

MMC의 동작을 체계적으로 분석하여 고장 시 발생되는 제반문제를 파악하고 이를 해결하는 기법을 도출하기 위해서는 시뮬레이션 모델이나 하드웨어 축소모형이 필요하다. MMC의 동작을 분석하는 시뮬레이션 모델에는 각 SM을 충방전이 가능한 등가회로로 표현한 방식과 각 SM을 스위치와 수동소자로 표현한 방식이 있다[4,5,6].

전자는 SM의 개수가 많은 MMC의 동작을 분석하는데 유리하나 스위칭에 의한 과도특성은 무시되어 상세분석이 불가능하다. 반면에 후자는 스위칭에 의한 과도특성을 상세하게 분석 가능하나 연산량 때문에 소수의 SM으로 구성된 MMC에 적용 가능하다[7,8].

그러나 후자의 시뮬레이션 모델도 손실에 따른 과도특성이나 소자의 비선형에 따른 특성은 표현이 불가능하다. MMC의 동특성을 실제에 가깝게 가장 효율적으로 분석하기 위해서는 축소모형 하드웨어를 제작하고 실험을 수행하는 것이다[9,10].

MMC가 정상적으로 출력전압을 생성하기 위해서는 각 Arm에 위치한 SM을 적절하게 스위칭하는 교류전압 모듈레이션 알고리즘, 커패시터 밸런싱 알고리즘, 그리고 redundancy 모듈 투입 알고리즘을 실시간으로 동작시켜야 한다. 따라서 시뮬레이션 모델뿐만 아니라 축소모형 하드웨어에서도 위에서 언급한 3종류의 알고리즘이 실시간 동작하도록 제어기의 구성을 고려해야 한다[11,12].

본 논문에서는 MMC의 동작을 분석할 목적으로 한 Arm에 12개의 SM으로 구성된 DC-1kV 10kVA MMC의 시뮬레이션모델을 개발하고 이를 기반으로 하드웨어를 제작하여 실험을 실시하였다. 시뮬레이션모델과 하드웨어를 이용하여 출력전압의 고조파를 저감하기 위한 NLC 알고리즘을 검증하고, 각 SM에 위치한 커패시터의 전압을 균등하게 유지하기 위한 알고리즘을 검증하였다. 그리고 각 Arm에 위치한 SM에 고장이 발생한 경우 이를 Redundancy SM으로 신속하게 대치하는 알고리즘을 검증하였다.

 

2. MMC 동작 알고리즘

2.1 MMC 회로와 제어기

그림 1에 보인 것처럼 MMC의 한 상은 상·하단 두 개의 Arm과 두 개의 Arm 리액터로 구성되며, 각 Arm은 직렬로 연결된 SM으로 구성된다. MMC를 구성하는 SM은 두 개의 IGBT 스위치와 하나의 커패시터로 구성되어 있다. SM은 상·하단 반도체 스위치의 ON/OFF 동작과 전류방향에 따라 출력전압을 커패시터의 전압 또는 영 전압으로 형성하며, 커패시터의 양극을 통해 전류가 흘러 들어가면 커패시터 전압은 상승하고, 커패시터의 양극을 통해 전류가 나가면 커패시터 전압은 하강한다. 그러므로 SM의 커패시터 전압은 IGBT의 스위칭 동작과 전류의 방향에 따라서 변동되며, 적절한 스위칭 동작을 하지 않으면 특정 SM의 커패시터 전압이 크게 상승하거나 크게 하강하여 MMC의 출력전압을 적절하게 형성하지 못하게 된다.

그림 111-level MMC 구성도 FIg. 1 Configuration of 11-level MMC

그림 2에 보인 것처럼 MMC의 동작을 관장하는 제어기는 master 제어기, 전류제어기, Arm 제어기, 그리고 SM 제어기로 구성되어있다. Master 제어기에서는 energy management 알고리즘에 의해 유무효전력의 지령치를 생성하여 전류제어기로 전송하고 전류제어기에서는 순환전류의 억제와 전류제어를 통해 3상 기준전압을 형성한다. 이 기준전압은 arm 제어기에 보내 출력전압의 고조파 저감 알고리즘, SM 커패시터 전압 밸런싱 알고리즘, redundancy 모듈 투입 알고리즘을 수행하여 ON 상태로 동작할 SM의 개수를 정하여 SM 제어기로 보낸다. SM 제어기에서는 각 SM에 ON/OFF 제어신호를 공급한다.

그림 2MMC 제어기 구조 Fig. 2 Controller structure of MMC

2.2 출력전압 형성

HVDC에 사용되는 MMC는 고전압 대용량으로 다수의 SM으로 구성되어 있고 스위칭 손실을 최소로 해야 하므로 교류전압을 생성하는데 staircase modulation을 사용한다. MMC에서 사용하는 staircase modulation은 특정 차수의 고조파를 선택적으로 제거하도록 switching time을 정하는 SHE(Selective Harmonic Elimination), 기준전압 양단의 면적이 동일한 점에 switching time을 정하는 EAM(Equal Area Modulation)[13], 그리고 기준전압을 주기적으로 sampling하여 switching time을 정하는 NLC(Nearest Level Control)가 있다.

SHE와 EAM은 생성파형의 고조파 개선은 크나 SM의 개수가 많은 경우 연산량이 많아 실시간 제어의 구현이 어렵다. 반면에 NLC는 생성파형의 고조파 개선은 다소 낮으나 연산량이 적은 장점을 갖는다.

본 논문에서는 하드웨어 구현을 목표로 연산량을 줄여 실시간으로 동작이 가능하도록 출력전압 형성에 NLC를 적용하였다. NLC 방식은 그림 3과 같이 Sampling 순간에 형성될 출력 level 중에서 기준전압에 보다 가까운 level을 택해 스위칭 타임을 정한다. 예를 들어 기준파가 5의 크기를 가지고 형성되는 전압 level이 11-level이라면, 출력되는 전압은 −5에서 +5까지 1의 차이로 11개의 level이 존재한다. 따라서 Sampling 한 순간의 기준전압이 3.5~4.5 사이 값이라 고 하면 4로 형성하고 4.5 이상이라면 5로 전압을 형성한다.

그림 3NLC 모듈레이션 패턴 Fig. 3 NLC modulation pattern

2.3 DC 전압 Balancing

MMC 컨버터의 교류전압파형은 각 SM에 위치한 커패시터의 전압을 계단방식으로 누적하여 생성하므로 각 커패시터의 전압을 일정하게 유지하여야만 교류전압의 고조파 레벨을 저감할 수 있다. 따라서 각 커패시터의 전압을 일정하게 유지하는 Balancing 알고리즘을 필요로 한다.

MMC의 각 SM의 커패시터 전압을 일정하게 유지하기 위해 사용하는 보편적인 방법이 그림 4에 보인 Bubble Sorting 알고리즘을 적용하는 것이다. 이 알고리즘에서는 매 제어 주기마다 Arm 별로 커패시터 전압을 측정하여 이 값을 Sorting 하여 내림차순 또는 오름차순으로 정렬한다. MMC가 출력해야 할 전압의 레벨이 결정되면 이 전압을 형성하기 위해 각 상·하단 Arm에 위치한 SM 중 ON-상태 개수와 OFF-상태 개수가 정해진다.

그림 4전압 균형 알고리즘 Fig. 4 Voltage balancing algorithm

만일 SM의 전류가 커패시터를 충전하는 방향으로 흐른다면 Sorting 알고리즘에 의해 정렬된 커패시터의 전압 중에서 기준전압보다 낮은 전압을 갖는 SM 들이 일정 전압을 유지하기 위해 ON 된다. 반대로 SM의 전류가 커패시터를 방전하는 방향으로 흐른다면 Sorting 알고리즘에 의해 정렬된 커패시터의 전압 중에서 기준전압보다 높은 전압을 갖는 SM 들이 일정 전압을 유지하기 위해 ON 된다.

2.4 Redundancy 투입 알고리즘

MMC 컨버터는 다수의 SM이 유기적으로 동작하고 있어 만일 하나의 SM이 고장을 일으키면 해당 상전압의 형성이 불가능하다. 이 문제를 해결하기 위하여 각 상의 Arm에는 잉여의 SM을 두고 어떤 SM이 고장이 나면 이를 신속하게 대치하는 redundancy mechanism을 구비해야 한다.

MMC에서 출력전압의 레벨은 각 Arm에 위치한 SM의 개수에 의해 결정되는데 만일 출력전압의 레벨을 n+1 레벨로 하려면 각 Arm의 SM 개수는 n개가 필요하다. 그런데 SM에 고장을 고려하여 MMC의 동작신뢰도 제고 하려면 각 Arm을 이루는 SM의 개수를 n+k 개로 증가하고 평상시 운전 중에는 n개만 동작시키다가, 이중 어떤 SM에서 고장이 발생하면 고장 난 SM은 스위치를 통해 bypass시키고 k개의 예비모듈(Redundancy Module) 중 하나를 투입하여 정상적으로 운전을 계속하는 것이 필요하다.

그런데 만일 각 Arm이 n+k 개로 구성되어 있고 예비모듈 k개를 특정 SM로 설정하여 예비 모듈을 제외한 n개의 SM으로 출력전압을 형성하다가 하나의 SM에 고장이 발생하여 예비모듈을 투입하려고 할 때 커패시터 전압이 충전되어 있지 않으면 일정수준의 전압으로 충전하는데 시간이 필요하므로 신속한 전압형성이 불가능하다.

이러한 문제를 해결하기 위해 n+k 개 모두를 balancing algorithm에 의해 커패시터 전압이 일정하게 유지한 상태에서 이중 n 개가 출력전압 형성에 참여하고 만일 SM 하나가 고장에 의해 탈락이 되면 n+k-1 개 일정전압을 유지한 상태에서 n 개가 출력전압형성에 관여한다. 만일 SM 하나가 더 고장이 발생하면 n+k-2 개가 일정전압을 유지한 상태에서 n 개가 출력전압형성에 관여 한다.

그림 5는 본 논문에서 제안하는 예비모듈의 투입동작 알고리즘을 다이어그램으로 정리한 것이다. MMC가 정상적으로 동작하여 고장 난 SM이 없을 시 SM과 RM이 모두가 커패시터 전압의 balancing을 위해 Sorting 알고리즘이 적용되고, 어떤 SM에서 Fault가 난 경우 해당 SM을 제외한 나머지 전체 SM에 대해 Sorting 알고리즘을 적용하여 Balancing을 유지한 상태에서 출력전압을 형성한다.

그림 5예비 모듈 투입 알고리즘 Fig. 5 Redundancy module operation algorithm

 

3. Computer Simulation

DC-1000V, 10 kVA, 11-level MMC의 하드웨어 축소모형을 설계하고 동작을 분석하기 위하여 PSCAD/EMTDC 프로그램을 이용하여 시뮬레이션을 실시하였다. 11-level MMC는 한 Arm당 12개의 SM로 구성되어 있고 2개의 SM은 redundancy 모듈로 동작한다. DC link 전압은 1000[V]이고 10개의 SM이 동작에 참여하여 각 SM의 커패시터 전압은 100[V]를 형성한다.

표 1은 본 논문에서 특성을 분석한 MMC의 정격과 회로 정수를 나타낸 것이다. 시스템의 정격은 10 kVA로 유효전력은 8[kW], 무효전력은 6[kVAR]를 공급하는 것으로 하였다. SM의 DC 커패시터 값은 전압리플을 고려한 설계 값보다 충분한 마진을 두어 3360uF으로 설정하였다. 부하저항은 8[kW] 일 때 46.818[Ω]이지만 여유를 고려하여 50[Ω]으로 설정하였다.

표 1MMC 정격 및 회로 정수 Table 1 MMC ratings and circuit parameters

그림 1에 보인 MMC의 DC link 단 중앙에 있는 접지점을 기준으로 양극과 음극에 ±500[V]를 인가하고 교류단에는 3상 R-L 부하를 연결하여 모듈레이션 인덱스를 1.0으로 고정하여 시뮬레이션은 실시하였다. 먼저 NLC 모듈레이션과 커패시터 전압 balancing 알고리즘 적용에 따른 교류출력 전압의 파형과 커패시터 전압의 Balancing 정도를 분석하였다.

또한 처음에는 12개의 SM이 정격전압을 형성한 후 이중 10개 SM이 출력전압형성에 관여하다가 SM 하나에 고장이 발생하면 이를 bypass 시키고 11개 SM 중 10개를 택해서 출력전압을 형성한다. 그러다가 11개 SM 중 또 다시 SM하나가 고장이 나면 이를 bypass 시키고 나머지 10개 SM을 가지고 출력전압을 형성한다.

그림 6은 redundancy SM 2개에 순차적인으로 동작을 설명하기 위해 2.5초일 때 상단 SM 2번이 3.5초 일 때 상단 SM 6번이 고장 난 것을 가정하여 커패시터전압과 각 SM의 게이팅신호를 나타낸 것이다. redundancy 모듈이 투입될 때 약간의 과도전압이 발생하나 비교적 양호하게 동작함을 알 수 있다.

그림 6상단 암 SM의 커패시터 전압 및 게이팅 신호 Fig. 6 Capacitor voltage and gating signal for upper arm SM

그림 7은 고장 난 SM이 없는 0~2.5초 구간에서 MMC의 동작을 나타낸 것이다. 그림 7(a)는 3상 선간전압을 나타낸 것인데 정현파 형태임을 알 수 있다. 그림 7(b)는 SM 커패시터 전압을 나타낸 것인데 98.2~101.4[V]로 정격전압의 100[V]를 기준으로 최대 1.8[V] 리플이 발생하는 것을 알 수 있다. 그림 7(c)는 선간전압의 고조파를 분석한 것인데 THD로 약 3％를 나타내고 있다. 그림 7(d)는 순환전류를 나타낸 것인데 고장 난 모듈이 없는 상태이므로 3상에 흐르는 순환전류의 Peak 값은 약 3.3[A]로 동일함을 알 수 있다.

그림 7그림 7 고장 모듈이 0개 일 때 MMC 동작 분석 (a) 선간 전압, (b) SM 커패시터 전압, (c) 선간 전압 THD, (d) 순환 전류 Fig. 7 MMC operation analysis with zero faulted module (a) line-to-line voltage, (b) SM capacitor voltage, (c) THD for line-to-line voltage, (d) circulating current

그림 8은 A상 상단 2번 SM이 고장 나서 이를 bypass 한 2.5~3.5sec 구간에서 MMC의 동작을 나타낸 것이다. 그림 8(b)는 SM 커패시터 전압을 나타낸 것인데 98~101.4[V]로 최대 2.0[V] 리플이 발생하는 것을 알 수 있다. 이때 고장난 모듈의 커패시터 전압은 더 이상 충전되지 않고 방전하게 된다. 그림 8(c)는 선간전압의 고조파를 분석한 것인데 THD로 약 3％를 나타내고 있으며 그림 7(c)와 큰 차이가 없음을 알 수 있다. 그림 8(d)는 순환전류를 나타낸 것인데 A상 순환전류는 A상 상단 SM이 1개 고장 난 상태이기 때문에 다른 B, C상에 비해 Peak 전류가 약간 증가하여 약 3.5[A] 정도가 흐르게 된다.

그림 8고장 모듈이 1개 일 때 MMC 동작 분석 (a) 선간 전압, (b) SM 커패시터 전압, (c) 선간 전압 THD, (d) 순환 전류 Fig. 8 MMC operation analysis with one faulted module (a) line-to-line voltage, (b) SM capacitor voltage, (c) THD for line-to-line voltage, (d) circulating current

그림 9는 A상 상단 2번과 6번 SM이 고장 나서 이를 bypass 한 3.5~5sec 구간에서 MMC의 동작을 나타낸 것이 다. 그림 9(b)는 SM 커패시터 전압을 나타낸 것인데 97.1~101[V]로 최대 3[V] 리플이 발생하는 것을 알 수 있다. 그림 9(c)는 선간전압의 고조파를 분석한 것인데 THD로 약 3％를 나타나고 있으며 이는 그림 7(c), 그림 8(c)와 마찬가지로 큰 변화가 없음을 알 수 있다. 그림 9(d)는 순환전류를 나타낸 것인데 A상 순환전류는 A상 상단 SM이 2개 고장난 상태로 Peak 전류가 약 5[A] 정도가 흐르게 된다.

그림 9고장 모듈이 2개 일 때 MMC 동작 분석 (a) 선간 전압, (b) SM 커패시터 전압, (c) 선간 전압 THD, (d) 순환 전류 Fig. 9 MMC operation analysis with two faulted module (a) line-to-line voltage, (b) SM capacitor voltage, (c) THD for line-to-line voltage, (d) circulating current

위의 각 구간별 상황 분석을 통해 고장 모듈이 순차적으로 최대 2개까지 발생함에 따라 결과파형에 나타난 것처럼 SM 커패시터 리플 전압이 과도상태에서 약간 상승하고, 순환전류가 증가하지만 출력 선간전압 및 THD는 고장이 발생하기 전 상태를 잘 유지하고 있는 것을 확인하였다.

 

4. MMC 축소모형 제작 및 시험

4.1 하드웨어 구성

그림 10은 실험실에 제작된 10kVA 11-level MMC의 하드웨어를 나타낸 것이다. 각 상별로 하나씩 3개의 rack로 구성되어 있고 각 Rack은 6층으로 구성되어 있어 한 층에 4개의 SM이 설치되어 있다. 각 rack 별로 총 24개의 SM 위치하여 상하단 Arm을 구성하고 있고 Arm 리액터는 중량을 고려하여 각 Rack의 하단에 설치되어 있다.

그림 1010kVA 11-level MMC 하드웨어 Fig. 10 Hardware of 10kVA 11-level MMC

SM은 그림 11에 보인 것처럼 4개의 optic terminal, 2개의 gate drive, IGBT, DC 커패시터, relay, 커패시터 voltage sensor, output voltage terminal로 구성되어 있다. SM은 제어기로부터 IGBT를 구동하기 위한 Gate 신호 2개와 SM의 보호를 위한 Relay 구동신호 1개를 받는 3개의 RX Optic Terminal을 가지고 있고 SM에 Fault가 발생한 경우 제어기로 Fault 신호를 보내주는 1개의 TX Optic Terminal 을 가지고 있다.

그림 11서브 모듈 구성도 Fig. 11 SM(Sub-Module) configuration

실제 MMC 에서는 DC 커패시터의 수명을 고려하여 필름 커패시터를 사용하는데 제작한 축소모형에서는 수명보다는 동작확인에 역점이 있어 가격이 저렴하고 확보가 용이한 전해 커패시터를 사용하였다.

4.2 제어기 구성

축소모형의 MMC 제어기는 Master 제어기와 6개의 Arm 제어기로 구성되어 있다. 2개의 Arm 제어기가 한 상의 상하단 Arm에 위치한 SM에 게이트 신호를 공급하고 각 SM에서 발생되는 Fault 신호를 수신한다. 그림 12는 Master 제어기와 Arm 제어기의 연결 관계를 나타낸 것이다. Master제어기는 Arm 제어기에 전압 기준 값과 전압 균등알고리즘을 위한 전류의 극성 정보를 넘기고 Arm 제어기에 동작 지령을 내린다.

그림 12MMC 제어기 구성도 Fig. 12 Configuration of MMC controller

Master 제어기는 출력 전압 형성 알고리즘을 담당하고 Arm 제어기에서는 SM 커패시터 전압 밸런싱 알고리즘과 SM Gate signal 생성 알고리즘, RM(Redundancy Module) 투입 알고리즘을 구현하였다.

Arm 제어기는 12개의 SM을 담당하여 전압을 Sensing받고 전압 균등을 유지하며, Optic 보드를 통해 광 통신으로 SM에 Gate Signal를 전달한다. 또한 Fault시에 Relay를 동작시키며 SM에서는 Fault 검출 시 Arm 제어기에 신호를 보내주게 된다. 이 Fault신호는 Arm 제어기를 통해 Master 제어기로 전달되며 Master제어기는 이에 따른 적절한 동작을 취하게 된다.

그림 13에 보인 Arm 제어기는 TI사의 TMS320F28335 DSP와 Xilinx사의 XC6SLX100-3FGG484 FPGA를 사용하여 제작하였다. 주변회로는 DAC 포트, ADC 포트, CAN 통신 포트, SCI 통신 포트, Gate Pulse 포트, Relay 포트로 구성되어 있다. Gate Pulse 신호는 12개 SM의 Upper IGBT와 Lower IGBT에 총 24개의 구동신호를 보내고 이 24개의 구동신호는 Optic Board를 통해 광 신호로 변환되어 SM에 전달된다. 또 SM의 Relay를 구동하기 위한 12개의 신호와 SM에서 보내는 Fault 신호 또한 Optic Board를 통해서 주고받게 된다. 제어기 간의 통신은 광으로 전달되며 TX 2개와 RX 2개가 담당하는데 하나는 통신을 위한 Clock을 그리고 다른 하나는 Data를 담당하며 최대 4개 word 까지 총 64bit의 정보를 주고받을 수 있다.

그림 13Arm 제어기 구성도 Fig. 13 Configuration of Arm controller

4.3 동작분석 실험

앞서 진행한 시뮬레이션 결과와 비교 검토하기 위해서 동일한 조건으로 시나리오를 구성하여 실험을 실시하였다. SM 커패시터의 전압 분석은 A상 상단 SM 4, 5, 6, 7을 대상으로 측정하였다.

그림 14는 고장 모듈이 없는 MMC의 정상상태의 결과 파형을 나타낸 것이다. 그림 14(a)는 출력 선간전압 및 선전류를 나타낸 것인데 정현파를 유지함을 알 수 있다. 그림 14(b)는 SM 커패시터의 전압을 나타낸 것인데 앞서 시뮬레이션의 리플 패턴과 유사함을 알 수 있다. 그림 14(c)는 선간전압의 THD를 나타낸 것인데 측정값은 2.43％이다.

그림 14고장 모듈이 0개 일 때 MMC 동작 분석 (a) 선간 전압, (b) SM 커패시터 전압, (c) 선간 전압 THD Fig. 14 MMC operation analysis with zero faulted module (a) line-to-line voltage, (b) SM capacitor voltage, (c) THD for line-to-line voltage

그림 15는 A상 상단 4번 SM이 고장 난 것을 모의한 결과 파형이다. 그림 15(a)에서 출력 선간전압 및 선전류는 고장 모듈이 없는 정상동작 상태와 동일함을 알 수 있다. 그림 15(b)는 SM 커패시터 전압은 고장 모듈을 제외한 나머지 SM을 Sorting 알고리즘을 통해 일정 전압이 유지됨을 알 수 있다. 그림 15(c)는 선간전압의 THD를 측정한 것인데 2.51％로 정상동작과 큰 차이가 없다.

그림 15고장 모듈이 1개 일 때 MMC 동작 분석 (a) 선간 전압, (b) SM 커패시터 전압, (c) 선간 전압 THD Fig. 15 MMC operation analysis with one faulted module (a) line-to-line voltage, (b) SM capacitor voltage, (c) THD for line-to-line voltage

그림 16은 A상 상단 4번과 5번 SM이 고장 난 것을 모의한 결과 파형이다. 그림 16(a)는 에서 출력 선간전압 및 선전류는 고장 모듈이 없는 정상동작 상태와 동일함을 알 수 있다. 그림 16(b)는 SM 커패시터 전압은 2개의 고장 모듈을 제외한 나머지 SM을 Sorting 알고리즘을 통해 일정 전압이 유지됨을 알 수 있다. 그림 16(c)는 선간전압의 THD를 측정한 것인데 2.65％로 정상동작과 큰 차이가 없다.

그림 16고장 모듈이 2개 일 때 MMC 동작 분석 (a) 선간 전압, (b) SM 커패시터 전압, (c) 선간 전압 THD Fig. 16 MMC operation analysis with two faulted module (a) line-to-line voltage, (b) SM capacitor voltage, (c) THD for line-to-line voltage

이상 확인한 것처럼 Redundancy 투입 알고리즘을 사용하면 모듈에 고장이 이 발생하여도 출력전압의 파형형성에는 영향을 거의 미치지 않는다. 따라서 여분의 Redundancy 모듈의 수만큼 고장이 발생하여도 특정 레벨 전압을 유지 할 수 있어 MMC의 출력전압 형성에 신뢰도를 높일 수 있다.

 

5. 결 론

본 논문에서는 MMC의 동작을 분석할 목적으로 한 Arm에 12개의 SM으로 구성된 DC-1kV 10kVA MMC의 시뮬레이션모델을 개발하고 이를 기반으로 하드웨어를 제작하여 실험을 실시하였다.

시뮬레이션모델을 이용하여 출력전압의 고조파를 저감하기 위한 NLC 알고리즘을 검증하고, 각 SM에 위치한 커패시터의 전압을 균등하게 유지하기 위한 알고리즘을 검증하였다. 그리고 각 Arm에 위치한 SM에 고장이 발생한 경우 이를 redundancy SM으로 신속하게 대치하는 알고리즘을 검증하였다.

시뮬레이션에서 얻은 결과를 하드웨어적으로 검증하기 위하여 시뮬레이션에서 사용한 MMC와 동일한 전압과 용량으로 하드웨어를 제작하고 NLC 모듈레이션에 의한 출력전압의 형성, bubble sorting 알고리즘을 통한 DC 커패시터 전압의 balancing, 그리고 redundancy 모듈의 가동방안에 대해 실험을 실시하였다. 이렇게 실험을 통하여 측정된 결과는 시뮬레이션 결과와 잘 일치함을 확인하였다.

제작한 하드웨어는 다양한 시나리오를 통해 새로운 모듈레이션 방식이나 커패시터 balancing 알고리즘, 또는 새로운 redundancy 알고리즘을 실험적으로 확인하는데 유용하고 또한 MMC를 기반으로 하는 HVDC 시스템의 동작을 세부적으로 분석하는데 유용할 것으로 보인다.