Journal of the Korea Academia-Industrial cooperation Society (한국산학기술학회논문지)

The Korea Academia-Industrial cooperation Society (한국산학기술학회)
권호 표지
DOI QR코드

DOI QR Code

JTAG fault injection methodology for reliability verification of defense embedded systems

국방용 임베디드 시스템의 고신뢰성 검증을 위한 JTAG 결함주입 방법론 연구

  • Received : 2013.08.30
  • Accepted : 2013.10.10
  • Published : 2013.10.31
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, it is proposed that JTAG fault injection environment and the results of the classification techniques that the reliability of embedded systems can be tested. As applying these, this is possible to quantitative analysis of vulnerable factor for system. The quantitative analysis for the degree of vulnerability of system is evaluated by faults errors, and failures classification schemes. When applying these schemes, it is possible to verify process and classify for fault that might occur in the system.

본 논문에서는 국방용 임베디드 시스템의 신뢰도를 테스트 할 수 있는 JTAG fault injection 기법과 fault, error, failure에 대한 분류 기법들을 새롭게 제안하였다. JTAG fault injection 기법은 JTAG을 사용하여 실제 hardware에서 발생할 수 있는 fault를 software에서 인위적으로 유사하게 발생시킬 수 있다. 이 기법을 적용하여 시스템 취약도에 대한 정량적 분석이 가능하였다. 본 논문의 JTAG fault injection 실험은 통계적인 방법을 적용하였으며, 실제 H/W 결함과 유사한 결함을 메모리의 임의의 위치에 주입하였다. 결함주입 실험 결과는 기존의 fault, error, failure 분류 기법을 보완한 재분류 기법을 적용하여 분석하였다. 그 결과, 약 19%의 failure 탐지율 향상을 보였다. 이 실험결과는 시스템에서 발생할 수 있는 fault, error, failure의 체계적 분류, 프로세스 검증, 신뢰성 개선을 위한 데이터로 활용이 가능하다.

Keywords

References

  1. P.Shivakumar, M.Kistler, S.W.Keckler, D.Burger, and L.Alvisi, "Modeling the Effect of Technology Trends on the Soft Error Rate of Combinational Logic", in International Conference on Dependable systems and Networks, pp.389-398, June 2002.
  2. Madeira.H, Rela, M., Moreira, F,. and Silva, J., "RIFLE : A General Purpose Pin-level Fault Injector", 1st european Dependable Computing Conf, pp199-216, 1994.
  3. Yangyang Yu, Barry W. Johnson, "Fault Injection Techniques", Kluwer Academic Publisher, pp7-39, 2003.
  4. K. K. Goswami, R. K. Iyer. "DEPEND : A Simulation-Based environment for system Level Dependability Analysis." IEEE Transactions on Computers, vol.46 1997, pp.60-74. DOI: http://dx.doi.org/10.1109/12.559803
  5. Christian Esposito, "Hands on the ISO 26262 Standard", pp168-174, 2010.
  6. R. Chillarege, "Orthogonal Defect Classification", Ch. 9 of "Handbook of S/W Reliability Engineering", M. Lyu Ed., IEEE Computer Society Press, McGraw-Hill, 1995.
  7. J. Duraes, H. Madeira, "Emulation of S/W Faults by Educated Mutations at Machine-Code Level", Proceedings of the Thirteenth IEEE International Symposium on S/W Reliability Engineering, ISSRE'02, November 2002, Annapolis MD, USA.
  8. Ang Jin, Jian-hui Jiang, "Fault Injection Scheme for Embedded systems at Machine Code Level and Verification", 2009 15th IEEE Pacific Rim International Symposium on Dependable Computing. DOI: http://dx.doi.org/10.1109/PRDC.2009.68
  9. Michail Maniatakos, "Instruction-Level Impact Analysis of Low-Level Faults in a Modern Microprocessor Controller", IEEE Transactions on Computers, Vol. 60, No. 9 September 2011. DOI: http://dx.doi.org/10.1109/TC.2010.60
  10. Mibench, http://www.eecs.umich.edu/mibench/
  11. K.J.Heo, "A Study for N-version Programming reliability Model Using Neural Net", Kyung-nam Univ., 1996.
  12. X.Li, S.V.Adve, P.Bose, and J,A,Rivers, "Architecture- Level Soft Error Analysis: Examining the Limits of Common Assumptions", in International Conference on Dependable systems and Networks(DSN), pp.266-275, 2007.
  13. Shubu Mukherjee, "Architecture Design for Soft Errors", pp.146-150, Morgan Kaufmann Publishers, 2007.