전자공학회논문지 (Journal of the Institute of Electronics and Information Engineers)

  • 제50권9호
  • /
  • Pages.60-67
  • /
  • 2013
  • /
  • 2287-5026(pISSN)
  • /
  • 2288-159X(eISSN)
대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지
DOI QR코드

DOI QR Code

IEEE 1149.7 표준 테스트 인터페이스를 사용한 핀 수 절감 테스트 기술

Reduced Pin Count Test Techniques using IEEE Std. 1149.7

  • 임명훈 (한양대학교 컴퓨터공학과) ;
  • 김두영 (한양대학교 컴퓨터공학과) ;
  • 문창민 (한양대학교 컴퓨터공학과) ;
  • 박성주 (한양대학교 컴퓨터공학과)
  • Lim, Myunghoon (Department of Computer Science & Engineering, Hanyang University) ;
  • Kim, Dooyoung (Department of Computer Science & Engineering, Hanyang University) ;
  • Mun, Changmin (Department of Computer Science & Engineering, Hanyang University) ;
  • Park, Sungju (Department of Computer Science & Engineering, Hanyang University)
  • 투고 : 2013.05.06
  • 발행 : 2013.09.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

다양한 Intellectual Property(IP)로 이루어진 복잡한 SoC 테스트에 있어 테스트 비용 절감은 필수적이다. 본 논문에서는 IEEE Std. 1500과 IEEE Std. 1149.7 인터페이스를 사용하여 적은 수의 핀 수로 IP 기반의 System-on-a-Chip(SoC) 테스트를 가능케 하는 테스트 구조를 제안한다. IEEE Std. 1500은 IP 기반의 SoC 테스트에 있어 각 IP를 테스트할 수 있는 독립된 접근 경로를 제공한다. 본 논문에서는 이러한 독립된 테스트 경로를 IEEE Std. 1149.7로 제어 가능하도록 구성함으로서 SoC의 테스트 핀 수를 2 핀으로 줄일 수 있게 한다. 본 기술은 Wafer 및 Package 수준 테스트에 요구되는 테스트 핀 수를 줄임으로서 동시에 테스트 가능한 대상회로의 수를 늘릴 수 있고, 결과적으로 전체적인 양산 테스트 비용을 크게 절감할 수 있게 한다.

Test cost reduction is necessary to test a complex System-on-a-Chip(SoC) which adopts various Intellectual Properties (IP). In this paper, test architecture with low pin count which is able to IP-based SoC test, using IEEE Std. 1149.7 and IEEE Std. 1500, is proposed. IEEE Std. 1500 provides independent access mechanism for each IP in IP-based SoC test. In this paper, just two test pins are required by composing that these independent access mechanism can be controlled by IEEE Std. 1149.7. The number of Chips which are tested at the same time is increased by reducing required test pin count at wafer and package level test, and consequently the overall manufacturing test cost will be reduced significantly.

키워드

참고문헌

  1. Y. Zorian, A. Yessayan, "IEEE 1500 utilization in SoC design and test," IEEE proc. of International Test Conference, Nov 2005.
  2. 송재훈, 오정섭, 박성주, "AMBA 기반 SoC의 병렬코어 테스트를 위한 효과적인 테스트 설계 기술", 대한전자공학회 논문지, 제48권 SD편 2호, pp.44-54, Feb 2011.
  3. S. Hwang and J. A. Abraham, "Test Data Compression and Test Time Reduction Using an Embedded Microprocessor," IEEE Trans. on VLSI Systems, Vol. 11, pp. 853-862, Oct 2003. https://doi.org/10.1109/TVLSI.2003.817140
  4. H. Hashempour, F. J. Meyer, and F. Lombardi, "Analysis and Evaluation of Multisite Testing for VLSI," IEEE Trans. on Instrumentation and Measurement, Vol. 54, pp.1770-1778, Oct 2005. https://doi.org/10.1109/TIM.2005.855099
  5. H. Yi, J. Song, and S. Park "Low-Cost Scan Test for IEEE-1500-Based SoC,"" IEEE Transactions on Instrumentation and Measurement, Vol. 57, pp.1071-1078, May 2008. https://doi.org/10.1109/TIM.2007.911699
  6. J. Song, P. Min, H. Yi, and S. Park, "Design of Test Access Mechanism for AMBA Based System-on-a-Chip," IEEE VTS, pp. 375-380, Berkeley, US, May 2007.
  7. "IEEE Standard for Reduced-Pin and Enhanced-Functionality Test Access Port and Boundary-Scan Architecture," IEEE Std1149.7- 2009, pp.c1-985, Feb 2010.
  8. Adam. W. L., "Doing More with Less - An IEEE 1149.7 Embedded Tutorial : Standard for Reduced-pin and Enhanced-functionality Test Access Port and Boundary-Scan Architecture," in Proc. of IEEE Test Conf., pp.1-10, Austin, US, Nov 2009.
  9. H. Vranken, et al, "Enhanced Reduced Pin-Count Test for Full-Scan Design," in Procs. of IEEE International Test Conference, pp. 738-747, 2001.
  10. J. Jahangiri, N. Mukherjee, C. Wu-Tung, S. Mahadevan, and R. Press, "Achieving High Test Quality with Reduced Pin Count Testing," in Proc. of IEEE Asian Test Symposium, pp. 312-317, Dec 2005.
  11. 이현빈, 한주희, 김병진, 박성주, "IEEE 1500 래퍼를 이용한 효과적인 AMBA 기반 시스템-온-칩코아 테스트", 대한전자공학회 논문지, 제45권 SD편 2호, pp.61-68, Feb 2008.