대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

인덕티브 커플링 송수신 회로를 위한 신호 전달 기법

Signaling Scheme for Inductive Coupling Link

  • 이장우 (한양대학교 전자컴퓨터통신공학과) ;
  • 유창식 (한양대학교 전자컴퓨터통신공학과)
  • Lee, Jang-Woo (Department of Electronics Computer Engineering, Hanyang University) ;
  • Yoo, Chang-Sik (Department of Electronics Computer Engineering, Hanyang University)
  • 투고 : 2011.05.12
  • 심사 : 2011.06.29
  • 발행 : 2011.07.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 인덕티브 커플링 송수신 회로를 위한 효과 적인 신호 전달 기법을 제안하기 위하여 인덕티브 커플링 채널과 기존의 신호 전달 기법들을 분석 하였다. 신호 전달 기법을 공정히 비교하기 위하여 새로운 성능 비교 지수를 소개하고 이를 토대로 비교 결과를 산출할 시 NRZ 신호 전달 기법이 기존에 제안 되었던 BPM 신호 전달 기법보다 더 우수함을 나타내었다. 모의실험은 CMOS 0.13${\mu}m$ 공정을 이용하여 송수신 회로를 설계하였으며 인덕터는 칩 내 spiral 인덕터를 가정하여 모델링 하였다.

To propose effective signaling scheme for inductive coupling link, inductive coupling channel and signaling schemes are analyzed. For fair comparison of various signaling schemes, a signal quality factor ($Q_{signal}$) is introduced and the NRZ signal scheme shows better signal quality factor than BPM signaling schemes. For simulation, the transmitter for inductive coupling link is designed with 0.13 ${\mu}m$ CMOS process and the inductor is modeled as spiral inductor in chip.

키워드

참고문헌

  1. J. Burns et al., "Three-dimensional integrated circuits for low-power,high-bandwidth systems on a chip," in IEEE ISSCC Dig. Tech. Papers,2001, pp. 268-269.
  2. K. Kanda et al., "A 1.27 Gb/s/ch 3 mW/pin wireless superconnect(WSC) interface scheme," in IEEE ISSCC Dig. Tech. Papers, 2003, pp.186-187.
  3. N. Miura et al., "Analysis and design of inductive coupling and transceivercircuit for inductive inter-chip wireless superconnect," IEEE J.Solid-State Circuits, vol. 40, no. 4, Apr. 2005.
  4. Noriyuki Miura et al., "A 1 Tb/s 3 W Inductive-Coupling Transceiver for 3D-Stacked Inter-Chip Clock and Data Link," IEEE J.Solid-State Circuits, vol. 42, no. 1, Jan. 2007
  5. N. Miura et al., "An 8Tb/s 1pJ/b 0.8mm2/Tb/s QDR Inductive-Coupling Interface Between 65nm CMOS GPU and 0.1${\mu}m$ DRAM," in IEEE ISSCC Dig. Tech. Papers, 2010, pp.436-438.