Journal of the Institute of Electronics Engineers of Korea CI (전자공학회논문지CI)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Data allocation and Replacement Method based on The Access Frequency for Improving The Performance of SSD

SSD의 성능향상을 위한 접근빈도에 따른 데이터 할당 및 교체기법

  • Received : 2011.05.03
  • Accepted : 2011.08.30
  • Published : 2011.09.25
Download PDF
⟨ Previous Next ⟩

Abstract

SSD has a limitation of number of erase/write cycles and does not allow in-place update unlike the hard disk because SSD is composed of an array of NAND flash memory. Thus, FTL is used to effectively manage SSD of having different characteristics from traditional disk. FTL has page, block, log-block mapping method. Among then, when log-block mapping method such as BAST and FAST is used, the performance of SSD is degraded because frequent merge operations cause lots of pages to be copied and deleted. This paper proposes a data allocation and replacement method based on access frequency by allocating PRAM as checking area of access frequency, log blocks, storing region of hot data in SSD. The proposed method can enhance the performance and lifetime of SSD by storing cold data to flash memory and storing log blocks and frequently accessed data to PRAM and then reducing merge and erase operations. Besides, a data replacement method is used to increase utilization of PRAM which has limitation of capacity. The experimental results show that the ratio of erase operations of the proposed method is 46%, 38% smaller than those of BAST and FAST and the write performance of the proposed method is 34%, 19% higher than those of BAST and FAST, and the read performance of the proposed method is 5%, 3% higher than those of BAST and FAST, respectively.

SSD는 낸드 플래시 메모리의 배열로 구성되어 있기 때문에 하드 디스크와는 달리 블록 당 쓰기 가능 횟수가 정해져 있고, 덮어쓰기가 불가능 하다는 특성을 가지고 있다. 이와 같이 기존의 하드 디스크와는 다른 특징을 갖는 SSD를 효과적으로 관리하기 위해 FTL을 이용한다. FTL은 맵핑 방식에 따라 페이지, 블록, 로그 블록 맵핑 방식으로 구분하는데, 그 중 로그 블록 맵핑 방식 기법 중 BAST와 FAST는 합병 연산 시 페이지 복사와 삭제 연산이 많이 발생하여 SSD의 성능이 떨어지는 문제를 갖고 있다. 본 논문에서는 이를 해결하기 위하여 SSD 내부에 PRAM을 접근빈도 체크영역 및 로그 블록과 Hot 데이터를 저장하는 영역으로 할당하여 접근빈도에 따라 데이터를 할당하는 기법 및 교체기법을 제안한다. 제안된 방법은 접근빈도에 따라 Cold 데이터는 플래시 메모리에 할당하며 덮어쓰기가 가능한 PRAM에 로그 블록과 접근 빈도가 높은 데이터를 할당함으로써, 합병 연산 및 삭제 연산을 줄여 SSD의 성능과 수명을 향상시킬 수 있다. 또한 용량의 한계가 있는 PRAM의 활용률을 높이기 위해 데이터 교체 방법을 사용한다. 실험결과 삭제연산의 경우 제안한 방법이 BAST에 비해 약 46%정도 FAST에 비해 약 38%정도 횟수가 감소되었고, 쓰기 성능의 경우 각각 기존 BAST, FAST에 비해 34%, 19%의 성능이 향상되었고, 읽기 성능 역시 각각 5%, 3%의 성능 향상을 보였다.

Keywords

References

  1. Intel Corporation, "Understanding the Flash Translation Layer Specification," http://developer.intel.com, 1998.
  2. A. Birrel, M. Isard, C. Thancker, and T. Wobber, 2007. "A design for High-Performance Flash Disks". ACM SIGOPS Operating Systems Review, 41(2), April 2007.
  3. A. Ban. "Flash file system. United States Patent", No. 5,404,485, April 1995.
  4. J. Kim, J.M. Kim, S.H. Noh, S. Min, and Y. Cho. "A Space-Efficient Flash Translation Layer for Compactflash Systems", IEEE Transactions on Consumer Electronics, 48(2), pp.366-375, 2002. https://doi.org/10.1109/TCE.2002.1010143
  5. S.-W. Lee, D.-J. Park, T.-S. Chung, D.H. Lee, S. Park, and H.-J. Song, "A Log Buffer-Based Flash Translation Layer Using Fully-Associative Sector Translation", ACM Transactions on Embedded Computing Systems, 6(3), Article 18, 2007.
  6. S. Im and D. Shin. Storage architecture and software support for SLC/MLC combined flash memory. In Proceedings of the 2009 ACM symposium on Applied Computing, pp.1664-1669, 2009.
  7. G.H. Koh and et el., 2004. "PRAM Process Technology", in Proceeding of the IEEE International Conference on Integrated Circuit Design and Technology, 2004.
  8. Kinam Kim and G.H. Koh, 2004. "Future Memory Technology including Emerging New Memories", in Proceedings of 24th International Conference on Microelectronics, NIS, Serbia and Montenegro, May, 2004.
  9. 양유석, 송재석, 김덕환, "데이터 할당과 선반입 기법을 이용한 SSD 스토리지의 성능 향상", 대한전자공학회 추계학술대회 논문집, pp.599-600, 2010년 11월.
  10. Y. Joo, et al. "Energy-and endurance-away design of phase change memory caches", In Proceedings of DATE, 2010.
  11. J. K. Kim et al., "A PRAM and NAND flash hybrid architecture for high-performance embedded storage subsystems," in Proceedings of 2008, pp. 31-40, 2008.
  12. G. Sun, Y. Joo, Y. Chen, D. Niu, Y. Xie, Y. Chen, and H. Li. A hybrid solid-state storage architecture for the performance, energy consumption, and lifetime improvement. In Proceedings of HPCA'10, Jan 2010.
  13. Y. Park et al., "PFFS: a scalable flash memory file system for the hybrid architecture of phase-change RAM and NAND flash," in Proceedings of ACM SAC 2008, pp. 1498-1503, 2008.
  14. N. Agrawal and et al. "Design Tradeoffs for SSD Performance", in Proceedings of USENIX, 2008.