DOI QR코드

DOI QR Code

PGA (Pin Grid Array) 패키지의 응력해석 및 Lead Pin 형상설계

Stress Analysis and Lead Pin Shape Design in PGA (Pin Grid Array) Package

  • 투고 : 2011.05.30
  • 심사 : 2011.06.14
  • 발행 : 2011.08.31

초록

솔더와 PCB Cu 패드와 솔더 경계면에서 발생하는 수직응력과 수평응력을 분석하여 PGA 패키지의 신뢰성 향상을 위한 리드핀의 형상설계에 대한 연구를 수행하였다. 이와 같은 연구를 위해 리드핀의 $20^{\circ}$ 각도 굽힘 변형과 50 ${\mu}m$ 인장조건에서 4인자 3수준의 다구찌 최적설계와 유한요소해석을 수행하였다. 해석결과에 의하면 리드핀의 헤드곡면과 PCB Cu 패드가 접촉하는 폭(d2)이 솔더에서 발생하는 응력감소에 가장 큰 영향을 미치는 인자로 계산되었다. 또한, 다 구찌법의 파라메타 설계에 의해 기존 리드핀 형상모델에 비해 약 18.7%의 등가 von Mises 응력이 감소하는 형상을 도출하였다. 한편, 최대 수직응력이 발생하는 위치가 PCB의 Cu 패드와 솔더의 외곽이 접촉하는 위치이고 최대 수평응력이 발생하는 위치가 SR 층과 솔더의 외곽표면이 접촉하는 위치임을 파악하여, PGA 패키지의 박리 불량은 솔더의 외곽부터 발생하여 내부로 진행될 것으로 예측되었다.

Research about the geometry design of lead pin was carried based on the normal or shear stress of the interface between a lead pin and a PCB in terms of delamination failure. The taguchi method with four design factors of three levels and FEA(Finite element Analysis) are carried under $20^{\circ}$ bending and 50 ${\mu}m$ tension of lead pin. The contact width, d2, between head round and copper pad in PCB is the highest affection factor among design factors by analysis of contribution analysis. Equivalent von Mises stress of 18.7% reduction design is obtained by the parameter design of the taguchi method. Maximum normal stress occurred at contact position between solder outer surface and a Cu pad in PCB. Also, maximum shear stress happened at contact position between solder outer surface and SR layer of PCB. From these calculated results, delamination of the PGA package may be occurred from outer interface of solder to inner interface of solder.

키워드

참고문헌

  1. S.H. Cho, J.W. Choi, G.M. Park, "Pin Pull Characteristics of Pin Lead with Variation of Mechanical Properties of Pin Lead in PGA (Pin Grid Array) Package", J. Microeletron. Packag. Soc., 17(1), 9 (2010).
  2. Mertol, A. "Application of the Taguchi method to chip scale package (CSP) design", IEEE Trans. Adv. Packag. 23, 266(2000). https://doi.org/10.1109/6040.846645
  3. B. Vandevelde, E. Beyne, G. Q. Zhang, Jo F. J. M. Caers, D. Vandepitte and M. Baelmans, "Solder parameter sensitivity for CSP life-time prediction using simulation-based optimization method", IEEE trans. on Electronics Packag. Manufact. 25, 318 (2002). https://doi.org/10.1109/TEPM.2002.806032
  4. S.H. Cho and J.W. Choi, "Study on the Behavior Characteristics of Solder Balls for FCBGA Package", Met. Mater.-Int. 13, 4 (2007).
  5. MSC.Marc User's Manual. MSC.software corporation, (2005)
  6. 박성현, 현대실험계획법, 민영사, 2003.
  7. M.G. Jimmy et al., "Optimization of the thermomechanical reliability of a 65 nm Cu/low-k large-die flip chip package", IEEE Trans. On comp. and pack. Technol. Vol. 32 (2009)
  8. R. R. Tummala, Fundamentals of Microsystems packaging, McGraw-Hill Professional (2001).