Stateflow_TD - Stateflow와 Timing diagram의 통합 모델링 방법론

Stateflow_TD - A unified modeling Formalism of Stateflow and Timing Diagram

Stateflow는 임베디드 시스템을 모델링 하는 유용한 도구로 산업 현장에서 많이 사용되고 있다. 하지만 Stateflow는 연속적인 동작이나 시간에 따른 시스템의 행동을 표현하기에 불편한 점이 있다. 한편 Timing diagram은 전자공학의 하드웨어 분야에서 시스템의 동작을 표현하기 위한 도구로 널리 사용되고 있는 도구이다. 이 도구는 연속적인 동작이나 시간에 따른 시스템의 행동을 표현하기에 편리한 장점이 있다. 그러므로 본 논문에서는 시스템의 행동을 Stateflow로 모델링 할 때 기존의 불편했던 점들을 개선하기 위해서 Stateflow 도메인에서 Stateflow 표현방식과 Timing diagram 표현방식을 통합하여 모델링 하는 방법론인 $Stateflow_{TD}$를 제안하고자 한다. 본 논문은 Stateflow 모델과 Timing diagram 모델들을 통합하는 방법과 $Stateflow_{TD}$이 가지는 장점에 대해서 설명하였을 뿐만 아니라, 두 가지 예제 시스템을 사용하여 $Stateflow_{TD}$이 유용함을 보였다.

Stateflow is a useful system modeling tool, which is frequently used in industry. But Stateflow has defects when users are trying to describe consecutive behaviors or a system's temporal behaviors. Timing diagram, on the other hand, is a widely used tool of explaining behaviors of a hardware system in electronics. This tool has a merit when specifying consecutive behaviors and temporal behaviors of a system. Thus, this paper suggests $Stateflow_{TD}$, the unified modeling methodology in Stateflow domain integrating Stateflow with Timing diagram in order to improve the shortcomings of Stateflow. This paper not only explains a technique of integrating both a Stateflow model and Timing diagram models, and describes advantages of what $Stateflow_{TD}$ formalism has, but also shows its convenience using two example systems.