The Journal of the Institute of Internet, Broadcasting and Communication (한국인터넷방송통신학회논문지)

The Institute of Internet, Broadcasting and Communication (한국인터넷방송통신학회)
권호 표지

A Study on the 3 Dimension Graphics Accelerator for Phong Shading Algorithm

Phong Shading 알고리즘을 적용한 3차원 영상을 위한 고속 그래픽스 가속기 연구

  • 박윤옥 (충남대학교 정보통신공학과) ;
  • 박종원 (충남대학교 정보통신공학과)
  • Received : 2010.09.08
  • Accepted : 2010.10.15
  • Published : 2010.10.31
Download PDF
⟨ Previous Next ⟩

Abstract

There are many algorithms for 2D to 3D graphic conversion technology which have the high complexity and large scale of iterative computation. So in this paper propose parallel algorithm and high speed graphics accelerator architecture using Park's MAMS(Multiple Access Memory System) for Phong Shading, one of many 3D algorithms. The Proposed SIMD processor architecture is simulated by HDL and simulated and got 30 times faster result. It means any kinds of 3D algorithm can make parallel algorithm and accelerated by SIMD processor with Park's MAMS for real time processing.

2차원 그래픽을 3차원 그래픽으로 변환하기 위한 삼차원 그래픽 알고리즘들은 복잡하고 다양한 기법의 사용으로 인하여 대규모의 반복 연산이 요구되고, 이로 인하여 실시간 삼차원 그래픽의 처리가 어려운 경우가 많다. 본 논문은 삼차원 그래픽 처리와 관련된 여러 가지 알고리즘 중에서 Phong Shading 알고리즘의 병렬처리 방법과 고속 하드웨어 처리를 위한 삼차원 그래픽 가속기에 관한 것으로, Park's 다중접근 기억장치와 다수의 연산기로 구성된 SIMD처리기를 사용한 삼차원 그래픽 가속기 구조를 제안하고 있으며, 제안된 가속기 구조를 HDL을 사용한 시뮬레이션을 통해 본 논문에서 제안된 삼차원 그래픽 가속기에 의해 복잡한 알고리즘을 갖은 어떠한 삼차원 그래픽 알고리즘도 병렬 처리 알고리즘을 적용하여 SIMD 가속기에 의한 실시간 처리가 가능함을 보였다.

Keywords

References

  1. H. K. Reghbati and A.Y.C. Lee, "Computer Graphics hardware : Image Generation and Display," Computer Society Press, 1988
  2. A. Fujimoto, G. P. Christopher, and K. Iwata, "A 3-D Graphics display system with depth buffer and pipeline processor," IEEE Computer Graphics and Applications, p.p.11-23, June 1984
  3. J. D. Foley, A. Van Dam, S. K. Feiner, and J. F. Huges, "Computer Graphics : Principles and Practice," 2nd edition, Addison-Wesley Publishing Company, 1996
  4. 박종원, "영상처리를 위한 다중 접근 기억 구조," 한국과학기술원 박사학위논문, 1991년.
  5. J. W. Park, "An Efficient Memory system for image processing," IEEE Trans. Computers, Vol. C-35, No.7, pp. 169-174, July 1986
  6. B. Maclntyre, "PC 3D Graphics accelerator FAQ," http://www.cs.colombia.edu/~bm/3dcards/ddcards1.html.
  7. J. Clark, " The Geometry engine : a VLSI geometry system for graphics," Proc. NATO Advanced Study Institute on Microarchitecture of VLSI Computers, p.p.189-205, 1985
  8. W. Myers, "Staking out the graphics display pipeline," IEEE Computer Graphics and Applications, p.p.60-65, July 1984
  9. N. England,"A graphics system architecture for interactive application-specific display functions," IEEE Computer Graphics and Applications, p.p.60-70, Jan. 1986
  10. Gary Bishop and David M. Weiner,"Fast Phong Shading," SIGGRAPH '86 Proceedings, Vol 20, p.p. 103-106, Aug. 1986
  11. Dipak Ghosal and L. M. Patnaik,"Parallel Polygon Scan Conversion Algorithms : Performance Evaluation On A Shared Bus Architecture," Computers and Graphics, Vol 10, No. 1, p.p. 7-25, 1986 https://doi.org/10.1016/0097-8493(86)90065-8
  12. Arie Kaufman,"Memory Organization for a Cubic Frame Buffer," Eurographics '86, p.p.93-100, Aug. 1986
  13. Frederik W. Jansen,"CSG Hidden Surface Algorithm for VLSI Hardware Systems," Advances in Computer Graphics Hardware I, Record of First Eurographics Workshop on Graphics Hardware, p.p. 75-82, 1986
  14. William H. Press and Brain P. Flannery, "Numerical Recipes in C," Cambridge University Press, 1988