Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

DRAM Package Substrate Using Aluminum Anodization

알루미늄 양극산화를 사용한 DRAM 패키지 기판

  • Kim, Moon-Jung (Division of Electrical Electronics and Control Engineering, Kongju National University)
  • 김문정 (공주대학교 전기전자제어공학부)
  • Received : 2009.10.22
  • Accepted : 2010.02.18
  • Published : 2010.04.25
Download PDF
⟨ Previous Next ⟩

Abstract

A new package substrate for dynamic random access memory(DRAM) devices has been developed using selective aluminum anodization. Unlike the conventional substrate structure commonly made by laminating epoxy-based core and copper clad, this substrate consists of bottom aluminum, middle anodic aluminum oxide and top copper. Anodization process on the aluminum substrate provides thick aluminum oxide used as a dielectric layer in the package substrate. Placing copper traces on the anodic aluminum oxide layer, the resulting two-layer metal structure is completed in the package substrate. Selective anodization process makes it possible to construct a fully filled via structure. Also, putting vias directly in the bonding pads and the ball pads in the substrate design, via in pad structure is applied in this work. These arrangement of via in pad and two-layer metal structure make routing easier and thus provide more design flexibility. In a substrate design, all signal lines are routed based on the transmission line scheme of finite-width coplanar waveguide or microstrip with a characteristic impedance of about $50{\Omega}$ for better signal transmission. The property and performance of anodic alumina based package substrate such as layer structure, design method, fabrication process and measurement characteristics are investigated in detail.

알루미늄 양극산화(aluminum anodization)의 선택적인 적용을 통하여 DRAM 소자를 위한 새로운 패키지 기판을 제작하였다. 에폭시 계열의 코어(core)와 구리의 적층 형태로 제작되는 일반적인 패키지 기판과는 달리 제안된 패키지 기판은 아래층 알루미늄(aluminum), 중간층 알루미나(alumina, $Al_2O_3$) 그리고 위층 구리(copper)로 구성된다. 알루미늄 기판에 양극산화 공정을 수행함으로써 두꺼운 알루미나를 얻을 수 있으며 이를 패키지 기판의 유전체로 사용할 수 있다. 알루미나층 위에 구리 패턴을 배치함으로써 새로운 2층 금속 구조의 패키지 기판을 완성하게 된다. 또한 알루미늄 양극산화를 선택적인 영역에만 적용하여 내부가 완전히 채워져 있는 비아(via) 구조를 구현할 수 있다. 패키지 설계 시에 비아 인 패드(via in pad) 구조를 적용하여 본딩 패드(bonding pad) 및 볼 패드(ball pad) 상에 비아를 배치하였다. 상기 비아 인 패드 배치 및 2층 금속 구조로 인해 패키지 기판의 배선 설계가 보다 수월해지고 설계 자유도가 향상된다. 새로운 패키지 기판의 주요 설계인자를 분석하고 최적화하기 위하여 테스트 패턴의 2차원 전자기장 시뮬레이션 및 S-파라미터 측정을 진행하였다. 이러한 설계인자를 바탕으로 모든 신호 배선은 우수한 신호 전송을 얻기 위해서 $50{\Omega}$의 특성 임피던스를 가지는 coplanar waveguide(CPW) 및 microstrip 기반의 전송선 구조로 설계되었다. 본 논문에서는 패키지 기판 구조, 설계 방식, 제작 공정 및 측정 등을 포함하여 양극산화 알루미늄 패키지 기판의 특성과 성능을 분석하였다.

Keywords

References

  1. C. K. Yew et al., "Board on chip-ball grid array (BOC-BGATM) package - A new design for high frequency application (package design and reliability)," in Proc. Electron. Components Technol. Conf., pp. 353-357, 1997.
  2. W. Koh, "Memory device packaging - from leadframe packages to wafer level packages," in Proc. High Density Microsystem Design and Packaging and Component Failure Analysis, pp. 21-24, 2004.
  3. H. Pan et al., "Electrical-bridge model on the self-organized growth of nanopores in anodized alumina oxide," IEEE Trans. Nanotechnol., Vol. 3, no. 4, pp. 462-467, 2004. https://doi.org/10.1109/TNANO.2004.834187
  4. S. H. Jeong and K. H. Lee, "Field emission properties of low-density carbon nanotubes prepared on anodic aluminum-oxide template," Journal of the Korean Physical Society, Vol. 45, no. 2, pp. 252-255, 2004.
  5. G. Ramakrishna et al., "Micro-scale plasticity effects in microvia reliability analysis," in Proc. Electron. Components Technol. Conf., pp. 1304-1309, 2002.
  6. F. X. Che and J. E. Luan, "Effect of microstructure design on reliability of FBGA lead-free solder joints," in Proc. Microelectronics and Packaging Conference, pp. 1-6, 2009.
  7. W. J. Bernard and S. M. Florio, "Anodic Oxide Growth on Aluminum in the Presence of a Thin Thermal Oxide Layer," J. Electrochem. Soc., Vol. 134, pp. 1205-1211, 1987. https://doi.org/10.1149/1.2100643
  8. J. Zhao, J. Zhang, and J. Fang, "Effects of power/ground via distribution on the power/ground performance of C4/BGA packages," in Proc. Electrical Performance of Electronic Packaging, pp. 177-180, 1998.
  9. Samsung 1Gb DDR2 SDRAM datasheet, input/output capacitance, www.samsung.com.
  10. J. Jeong et al., "Electrical characterization of ball grid array packages from S-parameter measurements below 500 MHz," IEEE Trans. Adv. Packag., Vol. 22, no. 3, pp. 343-347, 1999. https://doi.org/10.1109/6040.784483
  11. C. T. Tsai, "Package inductance characterization at high frequencies," IEEE Trans. Components, Packaging and Manufacturing Technology, Part B, Vol. 17, no. 2, pp. 175-181, 1994. https://doi.org/10.1109/96.330432
  12. Y. Eo and W. R. Eisenstadti, "High-speed VLSI interconnect modeling based on S-parameter measurements," IEEE Trans. Components, Packaging and Manufacturing Technology, Vol. 16, no. 5, pp. 555-562, 1993.