DOI QR코드

DOI QR Code

Anodic Alumina Based DRAM Package Substrate

양극산화 알루미나 기반의 DRAM 패키지 기판

  • Kim, Moon-Jung (Division of Electrical Electronics and Control, Kongju National University)
  • 김문정 (공주대학교 전기전자제어공학부)
  • Received : 2009.12.10
  • Accepted : 2010.03.18
  • Published : 2010.03.31

Abstract

DRAM package substrate has been demonstrated using a thick alumina layer produced by aluminum anodization process. To apply a transmission-based design methodology, 2 dimensional electromagnetic simulation is performed. The design parameters including signal line width/spacing and alumina's thickness are optimized based on the simulation analysis and are verified with the fabrication and the measurement of the test patterns on the anodic alumina substrate. DDR2 DRAM package is chosen as a design vehicle. Aluminum anodization technique has been applied successfully to fabricate new DRAM package substrate.

본 논문은 알루미늄의 양극산화를 통하여 알루미나(Alumina, $Al_2O_3$)를 형성함으로써 알루미나 및 알루미늄의 적층 구조 DRAM 패키지 기판을 구현하였다. 전송선 기반의 설계를 적용하기 위해 2차원 전자장 시뮬레이션을 수행하였다. 분석 결과를 바탕으로 새로운 기판에 적용할 신호선의 폭 및 간격과 알루미나 두께 등의 설계인자를 최적화하였다. 테스트 패턴 제작 및 측정을 통해 설계인자를 검증하였으며, 이를 바탕으로 설계 룰(Design rule)을 정하고 패키지의 개념 설계 및 상세 설계를 진행하여 DDR2 DRAM 패키지 기판을 성공적으로 제작하였다.

Keywords

References

  1. W. Koh, "Memory device packaging . from leadframe packages to wafer level packages", in Proc. High Density Microsystem Design and Packaging and Component Failure Analysis, pp. 21 . 24, 2004.
  2. 김진성, 유영갑, "Rambus DRAM실장용 $\mu$BGA(Ball Grid Array) 및 $\mu$spring 패키지와 전기적 특성," 대한전자공학회논문지 38권 SD편 4호, pp. 1 - 8, 2001.
  3. W. J. Bernard and S. M. Florio, "Anodic Oxide Growth on Aluminum in the Presence of a Thin Thermal Oxide Layer", J. Electrochem. Soc., Vol.134, pp. 1205-1211, 1987. https://doi.org/10.1149/1.2100643
  4. C. K. Yew et al., "Board on chip-ball grid array (BOC-BGATM) package.A new design for high frequency application (package design and reliability)," in Proc. Electron. Components Technol. Conf., pp. 353 - 357, 1997.
  5. Y. Eo and W. R. Eisenstadti, "High-speed VLSI interconnect modeling based on S-parameter measurements", IEEE Trans. Components, Packaging and Manufacturing Technology, Vol. 16, no. 5, pp.555 - 562, 1993.