The Design of DC-DC Converter with Green-Power Switch and DT-CMOS Error Amplifier

Green-Power 스위치와 DT-CMOS Error Amplifier를 이용한 DC-DC Converter 설계

  • Koo, Yong-Seo (Electronics and Electrical Engineering, Dankook University) ;
  • Yang, Yil-Suk (Electronics and Telecommunications Research Institute) ;
  • Kwak, Jae-Chang (Department of computer Engineering Seokyeong University)
  • Received : 2010.05.30
  • Published : 2010.07.26

Abstract

The high efficiency power management IC(PMIC) with DTMOS(Dynamic Threshold voltage MOSFET) switching device and DTMOS Error Amplifier is presented in this paper. PMIC is controlled with PWM control method in order to have high power efficiency at high current level. Dynamic Threshold voltage CMOS(DT-CMOS) with low on-resistance is designed to decrease conduction loss. The control parts in Buck converter, that is, PWM control circuits consist of a saw-tooth generator, a band-gap reference circuit, an DT-CMOS error amplifier and a comparator circuit as a block. the proposed DT-CMOS Error Amplifier has 72dB DC gain and 83.5deg phase margin. also Error Amplifier that use DTMOS more than CMOS showed power consumption decrease of about 30%. DC-DC converter, based on Voltage-mode PWM control circuits and low on-resistance switching device is achieved the high efficiency near 96% at 100mA output current. And DC-DC converter is designed with Low Drop Out regulator(LDO regulator) in stand-by mode which fewer than 1mA for high efficiency.

본 논문에서는 DT-CMOS(Dynamic Threshold voltage CMOS) 스위칭 소자와 DTMOS Error Amplifier를 사용한 고 효율 전원 제어 장치(PMIC)를 제안하였다. 높은 출력 전류에서 고 전력 효율을 얻기 위하여 PWM(Pulse Width Modulation) 제어 방식을 사용하여 PMIC를 구현하였으며, 낮은 온 저항을 갖는 DT-CMOS를 설계하여 도통 손실을 감소시켰다. 벅 컨버터(Buck converter) 제어 회로는 PWM 제어회로로 되어 있으며, 삼각파 발생기, 밴드갭 기준 전압 회로, DT-CMOS 오차 증폭기, 비교기가 하나의 블록으로 구성되어 있다. 제안된 DT-CMOS 오차증폭기는 72dB DC gain과 83.5위상 여유를 갖도록 설계하였다. DTMOS를 사용한 오차증폭기는 CMOS를 사용한 오차증폭기 보다 약 30%정도 파워 소비 감소를 보였다. Voltage-mode PWM 제어 회로와 낮은 온 저항을 스위칭 소자로 사용하여 구현한 DC-DC converter는 100mA 출력 전류에서 95%의 효율을 구현하였으며, 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

Keywords

References

  1. 김희준, "스위치 모드 파워 서플라이" 성인당, 경기, 1993.
  2. Baker, "CMOS Circuit Design and layout", Wiley, 2005.
  3. Chris Toumazou, et. al., "Trade-Offs in analog Circuit Design," Springer, pp. 139-204, 2004.
  4. Fariborz Assaderaghi, et. al., "A Dynamic Threshold Voltage MOSFET(DTMOS) for Very-Low Voltage Operation, " IEEE Electron device letters, vol, 15, no. 12, pp. 510-512, Dec. 1994. https://doi.org/10.1109/55.338420
  5. K. Mark Smith, Jr., et. al., "A Comparison of Voltage-Mode Soft-Switching Methods for PWM Converters," IEEE Trans. Power Electronics, vol. 12, no. 2, pp. 376-386 Mar. 1997 https://doi.org/10.1109/63.558774
  6. Atsuo Fukui, et. al., "Design Consideration for a 2 MHz Synchronous Buck Converter in CMOS, " ISPSD 2004, pp. 71-74, 2004.
  7. A. Djemouai, et. al., "New CMOS Integrated Pulse Width Modulator for Voltage Conversion Applications, " ICECS 2000, vol.1, pp. 116-119, 2000.
  8. Lu Chen, et. al., "Design and Test of a Synchronous PWM Switching Regulator System", IEEE APCCAS 2000, pp. 517-520, 2000.