DOI QR코드

DOI QR Code

TLM 방법을 이용한 다양한 중재 방식의 특성 비교

Characteristic comparison of various arbitration policies using TLM method

  • 이국표 (영진전문대학 전자정보통신계열) ;
  • 고시영 (경일대학교 전자정보통신공학부)
  • 발행 : 2009.08.31

초록

SoC(System on a Chip)는 버스 아키텍처 내에 여러 개의 마스터와 슬레이브, 아비터 그리고 디코더로 구성되어 있다. 마스터는 CPU, DMA, DSP 등과 같이 데이터 트랜잭션을 발생시키는 블록이고, 슬레이브는 SRAM, SDRAM, 레지스터 등과 같이 데이터 트랜잭션에 응답하는 블록이다. 또한 아비터는 마스터가 동시간대에 버스를 이용할 수 없기 때문에 이를 중재하는 역할을 수행하는데, 어떠한 중재 방식을 선택하는가에 따라 SoC의 성능이 크게 바뀔 수 있다. 본 논문에서 우리는 아비터에 대해 TLM(Tranction Level Model) 방법을 이용하여 다양한 중재 방식의 특성을 비교하였다. 일반적으로 사용되는 중재방식으로는 fixed priority 방식, round-robin 방식, TDMA 방식, Lottery bus 방식 등이 있는데, 이 중재 방식들의 장점과 단점을 분석하였다.

SoC(System on a Chip) has several masters, slaves, arbiter and decoder in bus architecture. Master initiates the data transactions like CPU, DMA and DSP and slave responses the data transactions like SRAM, SDRAM and register. Furthermore, as multiple masters can't use a bus concurrently, arbiter plays an role in bus arbitration. In compliance with the selection of arbitration method, SoC performance can be changed definitely. In this study, we compare the characteristics of various arbitration policies using TLM(Transaction Level Model) method. Fixed priority, round-robin, TDMA and Lottery bus policies are used in general arbitration method. We analyze the merit and demerit of these arbitration policies.

키워드

참고문헌

  1. E. Salminen, V. Lahtinen, K. Kuusilinna and T. Hamalainen, "Overview of bus-based system-on-chip interconnections," in Proc. IEEE Int.Symp. Circuits Syst., pp.II-372-II-375, 2002
  2. K. Lahiri, A. Raghunathan and S. Dey, "Design Space Exploration for Optimizing On-Chip Communication Architectures," IEEE Trans. Computer-Aided Design, vol.23, pp.952.961, June. 2004
  3. A. B. Kovaleski, "High-Speed Bus Arbiter for Multiprocessor," IEEE Proc., Vol. 130, Pr, E, No.2, March 1983
  4. 이국표, 윤영섭,"마스터와 슬레이브에 따른 싱글버스와 다중버스 토폴로지의 성능분석," 전자공학회논문지, 제45권 SD편 제9호, pp.96-102, 2008
  5. AMBA TM Specification(AHB) (Rev 2.0), ARM Ltd, May 1999
  6. Y. Xu, L. Li, Ming-lun Gao, B. Zhand, Zhao-yu jiand, Gao-ming Du and W.Zhang, "An Adaptive Dynamic Arbiter for Multi-Processor SoC," Solid-State and Integrated Circuit Technology International Conf., pp.1993-1996, 2006
  7. K. Lahiri, A. Raghunathan and G. Lakshminarayana, "The LOTTERYBUS On-Chip Communication Architecture," IEEE Trans. VLSI Systems, vol.14, no.6, 2006