Design of Prediction Unit for H.264 decoder

H.264 복호기를 위한 효율적인 예측 연산기 설계

  • Lee, Chan-Ho (School of Electronic Engr., Soongsil University)
  • 이찬호 (숭실대학교 정보통신전자공학부)
  • Published : 2009.07.25

Abstract

H.264 video coding standard is widely used due to the high compression rate and quality. The motion compensation is the most time-consuming and complex unit in the H.264 decoder. The performance of the motion compensation is determined by the calculation of pixel interpolation and management of the reference pixels. The reference pixels read from external memory using efficient memory management for data reuse is necessary along with the high performance interpolators. We propose the architecture of a motion compensation unit for H.264 decoders. It is composed of 2-dimensional circular register files, a motion vector predictor and high performance interpolators with low complexity. The 2-dimensional circular register files reuse reference pixel data as much as possible, and feed reference pixel data to interpolators without any latency and complex logic circuits. We design a motion compensation unit and a intra-prediction unit and integrate them into a prediction unit and verify the operation and the performance.

H.264 영상 압축 표준은 높은 압축률과 화질로 널리 이용되고 있다. 이러한 H.264 복호기에서 움직임 보상기는 가장 연산 시간이 오래 걸리고 복잡한 유닛이다. 이러한 움직임 보상기의 성능은 보간 연산기와 참조 픽셀을 외부에서 읽어 오는 동작의 효율성에 의해 결정된다. 따라서 고성능 보간 연산기를 설계하고 참조 메모리와 데이터의 관리를 통해 데이터 재활용을 늘려 외부 메모리 접근 횟수를 줄이는 것이 필요하다. 본 논문에서는 2 차원 회전 레지스터 파일과 움직임 벡터 예측기, 그리고 저복잡도 고성능의 보간 연산기를 이용한 효율적인 움직임 보상기 구조를 제안한다. 2 차원 회전 레지스터는 참조 메모리에서 읽어 온 픽셀 데이터를 보관하면서 보간 연산기에 필요한 픽셀 데이터를 신속하게 공급하고 재활용될 데이터를 효과적으로 처리할 수 있는 기능을 가지고 있다. 제안된 구조에 따라 움직임 보상기를 설계하고 인트라 예측기와 통합하여 예측 연산기를 구현하여 동작과 성능을 검증하였다.

Keywords

References

  1. Joint Video Team, Draft ITU-T Recommendation and Final Draft International Standard of Joint Video Specification. ITU-T Rec. H.264 and ISO!IEC 14400-10 AVC, May 2003
  2. Chuan-Yung Tsai, Tung-Chien Chen, To-Wei Chen, Liang-Gee Chen, 'Bandwidth Optimized Motion Compensation Hardware Design for H.264/ AVC lIDTV Deccxler' Proceedings of 48th Midwest Symposium on Circuits and Systems, Vol. 2, pp. 1199-1202, Aug. 7-10, 2005
  3. Mythri Alle et al, 'High performance VLSI implementation for H.264 InterlIntra prediction', Proceedings of IEEE International Conference on Comsumer Electonics, pp.l-2, Jan. 2007
  4. Wen-Nung Lie, Han-Ching Yeh, Lin, T.c.-I., Chien-Fa Chen, 'Hardware-efficient computing architecture for motion compensation interpolation in H.264 video coding', Proceedings of IEEE International Symposium on Circuits and Systems, Vol. 3, pp. 2136-2139, May 23-26, 2005
  5. Ronggang Wang, Mo Li, Jintao Li, Yongdong Zhang, "High throughput and low memory access sub-pixel interpolation architecture for H.264/ A VC lIDTV deccxler", IEEE Transactions on Consumer Electronics, Vol. 51, pp. 1006-1013, Aug. 2005 https://doi.org/10.1109/TCE.2005.1510515
  6. Sheng-Zen Wang, Ting-An Lin, Tsu-Ming Liu, Chen-Yi Lee, 'A new motion compensation design for H.264/ A VC deccxler' IEEE International Symposium on Circuits and Systems, Vol. 5, pp. 4558-4561, May 23-26, 2005
  7. Yonghoon Yu, Chanho Lee, 'Design of Low-Complexity Interpolator for Motion Compensation in H.264 deccxler' Proceedings of International Conference on Circuits/Systems Computers and Communications, pp.225-228, Jul. 2008
  8. 이찬호, 'H.264 복호기를 위한 스케일러블 인트라예측기 구조설계,' 전자공학회 논문지, 제45권 SD편 제11호, pp.77-81, 2008.11
  9. Jaemoon Kiln, Woong Hwangbo, Chong-Min Kyung, 'A Novel Bus Interface and Motion Compensation Architecture for H.264/ A VC with Reduced Memory Access,' 16회 한국반도체학술대회, 대전, 2009.2.20