Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지

A comparison study of input ESD protection schemes utilizing NMOS transistor and thyristor protection devices

NMOS 트랜지스터와 싸이리스터 보호용 소자를 이용하는 입력 ESD 보호방식의 비교 연구

  • Choi, Jin-Young (Dept. of Electronic & Electrical Engineering, Hongik University)
  • 최진영 (홍익대학교 전자전기공학과)
  • Published : 2009.03.31
Download PDF
⟨ Previous Next ⟩

Abstract

For two input ESD protection schemes utilizing the NMOS protection device or the lvtr_thyristor protection device, which is suitable for high-frequency CMOS ICs, we attempt an in-depth comparison study on the HBM ESD protection level in terms of lattice heating inside the protection devices and the peak voltage applied to the gate oxides in the input buffer through DC, mixed-mode transient, and AC analyses utilizing the 2-dimensional device simulator. For this purpose, we suggest a method for the equivalent circuit modeling of the input HBM test environment for the CMOS chip equipped with the input ESD protection circuit. And by executing mixed-mode simulations including up to four protection devices and analyzing the results for five different test modes, we attempt a detailed analysis on the problems which can be occurred in a real HBM test. In this procedure, we explain about the strength and weakness of the two protection schemes as an input protection circuit for high-frequency ICs, and suggest guidelines relating to the design of the protection devices.

보호용 NMOS 소자 또는 lvtr_thyristor 소자를 사용하는 고주파 CMOS IC용 입력 ESD 보호회로 방식을 대상으로, 2차원 소자 시뮬레이터를 이용하는 DC 해석, 혼합모드 과도해석 및 AC 해석을 통해 보호용 소자내 격자온도 상승 및 입력버퍼단의 게이트 산화막 인가전압 측면에서의 HBM ESD 보호강도에 대한 심도 있는 비교 분석을 시도한다. 이를 위해, 입력 ESD 보호회로가 장착된 CMOS 칩의 입력 HBM 테스트 상황에 대한 등가회로 모델링 방법을 제시하고, 5가지 HBM 테스트 모드에 대해 최대 4개의 보호용 소자를 포함하는 혼합모드 과도 시뮬레이션을 시행하고 그 결과를 분석함으로써 실제 HBM 테스트에서 발생할 수 있는 문제점들에 대한 상세한 분석을 시도한다. 이러한 과정을 통해 고주파용 입력 보호회로로서의 두 가지 보호방식의 장단점에 대해 설명하는 한편, 각 보호용 소자의 설계와 관련되는 기준을 제시한다.

Keywords

References

  1. A. Chatterjee and T. Polgreen, "A low-voltage triggering SCR for on-chip ESD protection at output and input pads," IEEE Electron Devices Lett., vol. 12, pp. 21-22, Aug. 1991. https://doi.org/10.1109/55.75685
  2. H. Feng, G. Chen, R. Zhan, Q. Wu, X. Guan, H. Xie, and A. Z. H. Wang, "A mixed-mode ESD protection circuit simulation-design methodology," IEEE J. Soilid-State Circuits, vol. 38, pp. 995-1006, June 2003. https://doi.org/10.1109/JSSC.2003.811978
  3. S. Aur, A. Chatterjee, and T. Polgreen, "Hot-carrier reliability and ESD latent damage." IEEE Trans. Electron Devices, vol. 35, pp. 2189-2193, Dec. 1988. https://doi.org/10.1109/16.8793
  4. ATLAS II Framework, Version 5.10.2.R, Silvaco International, 2005.
  5. A. Amerasekera, L. van Roozendaal, J. Bruines, and F. Kuper, "Characterization and modeling of second breakdown in nMOST's for extraction and ESD-related process and design parameters." IEEE Trans. Electron Devices, vol. 38, pp. 2161-2168, Sept. 1991. https://doi.org/10.1109/16.83744
  6. C. H. Diaz, S. M. Kang, and C. Duvvury, Modeling of electrical overstress in integrated circuit, Kluwer Academic Publishers, 1995.
  7. Z. H. Liu, E. Rosenbaum, P. K. Ko, C. Hu, Y.C. Cheng, C. G. Sodini, B. J. Gross, T.P. Ma, "A comparative study of the effect of dynamic stressing on high-field endurance and stability of reoxidized-nitrided, fluorinated and conventional oxides," in IEDM Tech. Dig., 1991, pp. 723-726.
  8. T. J. Maloney, S. Dabral, "Novel clamp circuits for IC power supply protection," IEEE Trans. Components, Packaging, and Manufacturing Technology, part C, vol. 19, issue 3, pp. 150-161, July 1996. https://doi.org/10.1109/3476.558861
  9. M.-D. Ker, Y.-W. Hsiao, and W.-L. Wu, "ESD-protection design with extra low-leakage-current diode string for RF circuits in SiGe BiCMOS process," IEEE Trans. Device and Materials Reliability, vol. 6, pp. 517-527, Dec. 2006. https://doi.org/10.1109/TDMR.2006.883153
  10. 최진영, "정전기 보호용 소자의 AC 모델링에 관 한 연구," 전기전자학회논문지, 제 8권, 제 1호, pp. 136-144, 2004년 7월.