Implementation of a 'Rasterization based on Vector Algorithm' suited for a Multi-thread Shader architecture

Multi-Thread 쉐이더 구조에 적합한 Vector 기반의 Rasterization 알고리즘의 구현

  • Received : 2009.05.14
  • Published : 2009.10.25

Abstract

A Multi-Core/Multi-Thread architecture is adopted for the Shader processor to enhance the processing performance. The Shader processor is designed to utilize its processing core IP for multiple purposes, such as Vertex-Shading, Rasterization, Pixel-Shading, etc. In this paper, we propose a 'Rasterization based on Vector Algorithm' that makes parallel pixels processing possible with Multi-Core and Multi-Thread architecture on the Shader Core. The proposed algorithm takes only 2% operation counts of the Scan-Line Algorithm and processes pixels independently.

현재 개발되고 있는 Shader 프로세서는 처리 성능을 높이기 위하여 Multi-Core, Multi-Thread를 채택하고 있다. 또한 Shader 프로세서에서 각 수행 단계별 마다 IP를 따로 구현하지 않고 하나의 Core IP를 다양한 목적으로 사용할 수 있도록 설계하고 있다. 본 논문에서는 이러한 목적에 맞게 Shader-Core를 이용하여 연산이 가능하고, Multi-Core, Multi-Thread 기반에서 픽셀의 병렬처리가 가능하도록 고안된 Vector 기반의 Rasterization알고리즘을 제안한다. 이를 통하여 동일 조건의 기존 알고리즘에 비하여 약 2%의 연산량을 가지면서 각 픽셀이 독립적으로 연산이 가능하도록 하였다.

Keywords

References

  1. Gummaraju, J.; Erez, M.; Coburn, J.; Rosenblum, M.; Dally, W.J.; Architectural Support for the Stream Execution Model on General-Purpose Processors, PACT 2007. 16th International Conference on 15-19 Sept. 2007 Page(s):3 - 12
  2. Moya, V.; Gonzalez, C.; Roca, J.; Fernandez, A.;Espasa, R.; Shader performance analysis on a modern GPU architecture, Microarchitecture 2005. MICRO-38. Proceedings. 38th Annual IEEE/ACM International Symposium on 16-16 Nov. 2005 Page(s):10 pp. - 364
  3. Enhua Wu; Youquan Liu, Emerging technology about GPGPU, APCCAS 2008. IEEE Asia Pacific Conference on Volume , Issue , Nov. 30 2008-Dec. 3 2008 Page(s):618 - 622 https://doi.org/10.1109/APCCAS.2008.4746099
  4. 하진석,정형기,김상연,이광엽,'Programmable Vertex Shader를 내장한 3차원 그래픽 지오메트리 가속기 설계,' 대한전자공학회 논문지, 제 43권, SD편, 제9호, 9월 2006년