Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design of the 1.9-GHz CMOS Ring Voltage Controlled Oscillator using VCO-gain-controlled delay cell

이득 제어 지연 단을 이용한 1.9-GHz 저 위상잡음 CMOS 링 전압 제어 발진기의 설계

  • 한윤택 (실리콘웍스(주)) ;
  • 김원 (인하대학교 전자공학과 정보전자공동연구소) ;
  • 윤광섭 (인하대학교 전자공학과 정보전자공동연구소)
  • Published : 2009.04.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper proposes a low phase noise ring voltage controlled oscillator(VCO) with a standard $0.13{\mu}m$ CMOS process for PLL circuit using the VCO-gain-controlled Delay cell. The proposed Delay cell architecture with a active resistor using a MOS transistor. This method can reduced a VCO gain so that improve phase noise. And, Delay cell consist of Wide-Swing Cascode current mirror, Positive Latch and Symmetric load for low phase noise. The measurement results demonstrate that the phase noise is -119dBc/Hz at 1MHz offset from 1.9GHz. The VCO gain and power dissipation are 440MHz/V and 9mW, respectively.

본 논문에서는 $0.13{\mu}m$ CMOS 공정의 이득(Kvco) 제어 지연 단을 이용한 위상동기루프에 사용되는 저 위상잡음 CMOS 링 전압제어발진기를 설계 및 제작한다. 제안하는 지연 단은 출력 단자를 잇는 MOSFET을 이용한 능동저항으로 전압제어발진기의 이득을 감소시킴으로써 위상잡음을 개선한다. 그리고 캐스코드 전류원, 정귀환 래치와 대칭부하 등을 이용한다. 제안한 전압제어 발진기의 위상잡음 측정결과는 1.9GHz가 동작 할 때, 1MHz 오프셋에서 -119dBc/Hz이다. 또한 전압제어발진기의 이득과 전력소모는 각각 440MHz/V와 9mW이다.

Keywords

References

  1. Zhong-Xuan Zhang, He Du, Man Shek Lee, "A 360MHz 3V CMOS PLL with IV Peak to Peak Power Supply Noise Tolerance", ISSCC, 1996
  2. L. Dai and R. Harjani, "Design of low-phase-noise CMOS ring-oscillators," IEEE Trans. Circuits Syst. II, vol. 49, pp. 328-338, May 2002 https://doi.org/10.1109/TCSII.2002.801409
  3. Ali Hajirniri and Thomas H. Lee, "Design Issues in CMOS Differential LC Oscillators", IEEE Journal of Solid State Circuits, Vol.34, No.5, pp.717-724, May 1999 https://doi.org/10.1109/4.760384
  4. 이상호, 한병기, 이재혁. 김형동, 'SDR을 위한 다중밴드 Octa-Phase LC 전압제어 발진기 설계' 대한전자공학회논문지, 제 44권, 제7호, PP. 7-12. 2007. 7
  5. Adrian Maxim ,Ramin K. Poorfard, Richard A. Johnson, Philip John Crawley, "A Fully Integrated 0.13-um CMOS Digital Low-IF DBS Satellite Tuner Using a Ring Oscillator-Based Frequency Synthesizer" IEEE J.Solid-State Circuits, vol. 42, No.5 ,May. 2007
  6. John G.Maneatis, "Low-Jitter Process-Independent DLL and PLL Based on Self-Biased Techniques," IEEE Journal of Solid State Circuits, Vol.31, No.11, pp.1723-1733, Nov 1996 https://doi.org/10.1109/JSSC.1996.542317
  7. 한윤철, 김광일, 이상철, 변기영, 윤광섭, '50% 듀티 사이클을 가진 산술 연산 구조의 이중대역 CMOS 전압제어 발진기' 대한전자공학회논문지, 제 41권, 제10호, PP. 79-86. 2004. 10
  8. B. Razavi, "A study of phase noise in CMOS oscillators," IEEE J. Solid- State Circuits, vol. 31, pp. 331-343, Mar. 1996 https://doi.org/10.1109/4.494195
  9. L. Sun, T. Kwasniewski, and K Iniewski, "A quadrature output voltage controlled ring oscillator based on three-stage subfeedback loops," in Proc. Int. Symp. Circuits cmd Systems, vol. 2, Orlando, FL, 1999, pp. 176-179
  10. Yalcin Alper Eken, John P. Uyemura, "A 5.9-GHz Voltage- Controlled Ring Oscillator in 0.18-m CMOS", IEEE J. Solid-State Circuits, vol. 39, No.1 , JAN. 2004
  11. Toby K. K. Kan, Geny C. T. Leung, Howard C. Luong, "A 2-V 1.8-GHz Fully Integrated CMOS Dual-Loop Frequency Synthesizer" , IEEE J.Solid-State Circuits, vol. 34, No.6 ,JUNE. 2002
  12. In-Chul Hwang, Chulwoo Kim, Sung-Mo(Steve) Kang, "A CMOS Self-Regulating VCO With Low Supply Sensitivity", IEEE J. Solid-State Circuits, vol. 39, January 2004