대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

3G 통신 시스템 응용을 위한 0.31pJ/conv-step의 13비트 100MS/s 0.13um CMOS A/D 변환기

A 0.31pJ/conv-step 13b 100MS/s 0.13um CMOS ADC for 3G Communication Systems

  • 이동석 (서강대학교 전자공학과) ;
  • 이명환 (하이닉스 반도체 메모리 사업부) ;
  • 권이기 (서강대학교 전자공학과) ;
  • 이승훈 (서강대학교 전자공학과)
  • 발행 : 2009.03.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 two-carrier W-CDMA 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 3G 통신 시스템 응용을 위한 13비트 100MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 4단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리속도와 함께 전력 소로 및 면적을 최적화하였다. 입력 단 SHA 회로에는 면적 효율성을 가지멸서 고속 고해상도로 동작하는 게이트-부트스트래핑 회로를 적용하여 1.0V의 낮은 전원 전압동작에서도 신호의 왜곡없이 Nyquist 대역 이상의 입력 신호를 샘플링할 수 있도록 하였다. 입력 단 SHA 및 MDAC에는 낮은 임피던스 기반의 캐스코드 주파수 보상 기법을 적용한 2단 증폭기 회로를 사용하여 Miller 주파수 보상 기법에 비해 더욱 적은 전력을 소모하면서도 요구되는 동작 속도 및 안정적인 출력 조건을 만족시키도록 하였으며, flash ADC에 사용된 래치의 경우 비교기의 입력 단으로 전달되는 킥-백 잡음을 줄이기 위해 입력 단과 출력 노드를 클록 버퍼로 분리한 래치 회로를 사용하였다. 한편, 제안하는 시제품 ADC에는 기존의 회로와는 달리 음의 론도 계수를 갖는 3개의 전류만을 사용하는 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 13비트 해상도에서 각각 최대 0.70LSB, 1.79LSB의 수준을 보이며, 동적 성능으로는 100MS/s의 동작 속도에서 각각 최대 64.5dB의 SNDR과 78.0dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.22mm^2$이며, 1.2V 전원 전압과 100MS/s의 동작 속도에서 42.0mW의 전력을 소모하여 0.31pJ/conv-step의 FOM을 갖는다.

This work proposes a 13b 100MS/s 0.13um CMOS ADC for 3G communication systems such as two-carrier W-CDMA applications simultaneously requiring high resolution, low power, and small size at high speed. The proposed ADC employs a four-step pipeline architecture to optimize power consumption and chip area at the target resolution and sampling rate. Area-efficient high-speed high-resolution gate-bootstrapping circuits are implemented at the sampling switches of the input SHA to maintain signal linearity over the Nyquist rate even at a 1.0V supply operation. The cascode compensation technique on a low-impedance path implemented in the two-stage amplifiers of the SHA and MDAC simultaneously achieves the required operation speed and phase margin with more reduced power consumption than the Miller compensation technique. Low-glitch dynamic latches in sub-ranging flash ADCs reduce kickback-noise referred to the differential input stage of the comparator by isolating the input stage from output nodes to improve system accuracy. The proposed low-noise current and voltage references based on triple negative T.C. circuits are employed on chip with optional off-chip reference voltages. The prototype ADC in a 0.13um 1P8M CMOS technology demonstrates the measured DNL and INL within 0.70LSB and 1.79LSB, respectively. The ADC shows a maximum SNDR of 64.5dB and a maximum SFDR of 78.0dB at 100MS/s, respectively. The ABC with an active die area of $1.22mm^2$ consumes 42.0mW at 100MS/s and a 1.2V supply, corresponding to a FOM of 0.31pJ/conv-step.

키워드

참고문헌

  1. A. Loloee, A. Zanchi, H. Jin, S. Shehata, and E. Bartolome, "A 12b 80MSps Pipelined ADC Core with 190mW Consumption from 3V in 0.18um Digital CMOS," in Proc. European Solid-State Circuits Conference, Sept. 2002, pp. 467-470
  2. T. Ito, D. Kurose, T. Yamaii, and T. ltakura, "55-mW 1.2-V 12-bit 100-MSPS Pipeline ADCs for Wireless Receivers," in Proc. European Solid-State Circuits Conference, Sept. 2006, pp. 540-543 https://doi.org/10.1109/ESSCIR.2006.307509
  3. T. N. Andersen et al., "A 97mW 1l0MS/s 12b Pipeline ADC Implemented in 0.18um Digital CMOS," in Proc. Design, Automation and Test in Europe, 2005, Vol. 3, pp. 219-222
  4. H. C. Choi, Y. J. Kim, S. W. Lee, J. Y. Han, O. B. Kwon, Y. L. Kim, and S. H. Lee, "A 52mW 0.56mm2 1.2V 12b 120MS/s SHA-Free Dual -Channel Nyquist ADC based on Mid-Code Calibration," in Proc. ISCAS, May 2008, pp. 9-12
  5. P. Bogner, F. Kuttner, C. Kropf, T. Hartig, M. Burian, and E. Hermann, "A 14b 100MS/s digitally self-calibrated pipelined ADC in 0.13um CMOS," in ISSCC Dig. Tech Papers, Feb. 2006, pp. 832-841
  6. B. G. Lee, B. M. Min, G. Manganaro, and J. W. Valvano, "A 14b 100MS/s Pipelined ADC with a Merged Active S/H and First MDAC," in ISSCC Dig Tech Papers, Feb. 2008, pp. 248-249 https://doi.org/10.1109/ISSCC.2008.4523150
  7. H. Vel, B. Buter, H. Ploeg, M. Vertregt, G. Geelen, and E. Paulus, "A 1.2V 250mW 14b 100MS/s Digitally Calibrated Pipeline ADC in 90nm CMOS," in Symp. VLSI Circuits Dig Tech Papers, June 2008, pp. 74-75 https://doi.org/10.1109/VLSIC.2008.4585957
  8. A. M. Abo and P. R. Gray, "A 1.5V, 10bit, 14.3MS/s CMOS Pipeline Analog-to-Digital Converter," IEEE J. Solid-State Circuits, vol. 34, no. 5, pp. 599-606, May 1999 https://doi.org/10.1109/4.760369
  9. M. Dessouky and A. Kaiser, "Input switch configuration suitable for rail-to-rail operation of switched opamp circuits," lEE Electrical Letters, vol 35, no. 1, pp. 8-10, Jan. 1999 https://doi.org/10.1049/el:19990028
  10. E. Siragusa and I. Galton, "A Digitally Enhanced 1.8-V 15-bit 40-MSample/s CMOS Pipelined ADC," IEEE J. Solid-State Circuits, vol. 39, no. 12, pp. 2126-2138, Dec. 2004 https://doi.org/10.1109/JSSC.2004.836230
  11. J. K. Fiorenza, T. Sepke, P. Holloway, C. G. Sodini, and H. S. Lee, "Comparator-Based Switched-Capacitor Circuits for Scaled CMOS Technologies," IEEE J. Solid-State Circuits, vol. 41, no. 12, pp. 2658-2668, Dec. 2006 https://doi.org/10.1109/JSSC.2006.884330
  12. L. Brooks and H. S. Lee, "A Zero-Crossing-Based 8-bit 200MS/s Pipelined ADC," IEEE J. Solid-State Circuits, vol. 42, no. 12, pp. 2677-2687, Dec. 2007 https://doi.org/10.1109/JSSC.2007.908770
  13. S. T. Ryu, B. S. Song, and K. Bacrania, "A 10-bit 50-MS/s pipelined ADC with opamp current reuse," IEEE J. Solid-State Circuits, vol. 42, no. 3, pp. 475-495, Mar. 2007 https://doi.org/10.1109/JSSC.2006.891718
  14. B. L. Jeon and S. H. Lee, "A 10b 50MHz 320mW CMOS A/D Converter for Video Applications," IEEE Transactions on Consumer Electronics, vol. 45, no. 1, pp. 252-258, Feb. 1999 https://doi.org/10.1109/30.754443
  15. P. J. Hurst, S. H. Lewis, J. P. Keane, F. Aram, and K. C. Dyer, "Miller Compensation Using Current Buffers in Fully Differential CMOS Two-Stage Operational Amplifiers," IEEE Transactions on Circuit and Systems I, vol. 51, no. 2, pp. 275-285, Feb. 2004 https://doi.org/10.1109/TCSI.2003.820254
  16. G. Palmisano and G. Palumbo, "A Compensation Strategy for Two-Stage CMOS Opamps Based on Current Buffer," IEEE Transactions on Circuit and Systems I, vol. 44, no. 3, pp. 257-262, Mar. 1997 https://doi.org/10.1109/81.557376
  17. T. Sundstrom and A. Alvandpour, "A Kick-Back Reduced Comparator for a 4-6 Bit 3-GS/s Flash ADC in a 90nm CMOS Process," in Proc. Mixed Design of Integrated Circuits and System, June 2007, pp. 195-198 https://doi.org/10.1109/MIXDES.2007.4286149
  18. Y. J. Cho and S. H. Lee, "An 11b 70-MHz 1.2-$mm^2$ 49-mW 0.18-um CMOS ADC with on-chip current/voltage references," IEEE Transactions on Circuit and Systems I, vol. 52, no. 10, pp. 1989-1995, Oct. 2005 https://doi.org/10.1109/TCSI.2005.853251
  19. 이명환, 김용우, 이승훈, "유비쿼터스 환경에서의 센서 인터페이스를 위한 12비트 1kS/s 65uA 0.35um CMOS 알고리즈믹 A/D 변환기," 대한전자공학회 논문지, 제45권, SD편, 제3호, pp. 69-76, 2008년 3월