DOI QR코드

DOI QR Code

소프트웨어/하드웨어 최적화된 타원곡선 유한체 연산 알고리즘의 개발과 이를 이용한 고성능 정보보호 SoC 설계

Design of a High-Performance Information Security System-On-a-Chip using Software/Hardware Optimized Elliptic Curve Finite Field Computational Algorithms


초록

본 연구에서는 193비트 타원곡선 암호화프로세서를 보조프로세서 형태로 제작하여 FPGA에 구현하였다. 프로그램 레벨에서 최적화된 알고리즘과 수식을 제안하여 증명하였고, 검증을 위해 Verilog와 같은 하드웨어 기술언어를 통하여 다시 한번 분석 하여 하드웨어 구현에 적합하도록 수정하여 최적화 하였다. 그 이유는 프로그래밍 언어의 순차적으로 컴파일되고 실행되는 특성이 하드웨어를 직접 구현하는 데에 본질적으로 틀리기 때문이다. 알고리즘적인 접근과 더불어 하드웨어적으로 2중적으로 검증된 하드웨어 보조프로세서를 Altera 임베디드 시스템을 활용하여, ARM9이 내장되어 있는 Altera CycloneII FPGA 보드에 매핑하여 실제 칩 프로토타입 IP로 구현하였다. 구현된 유한체 연산 알고리즘과 하드웨어 IP들은 실제적인 암호 시스템에 응용되기 위하여, 193 비트 이상의 타원 곡선 암호 연산 IP를 구성하는 라이브러리 모듈로 사용될 수 있다.

In this contribution, a 193-bit elliptic curve cryptography coprocessor was implemented on an FPGA board. Optimized algorithms and numerical expressions which had been verified through C program simulation, should be analyzed again with HDL (hardware description language) such as Verilog, so that the verified ones could be modified to be applied directly to hardware implementation. The reason is that the characteristics of C programming language design is intrinsically different from the hardware design structure. The hardware IP which was double-checked in view of hardware structure together with algoritunic verification, was implemented on the Altera CycloneII FPGA device equipped with ARM9 microprocessor core, to a real chip prototype, using Altera embedded system development tool kit. The implemented finite field calculation IPs can be used as library modules as Elliptic Curve Cryptography finite field operations which has more than 193 bit key length.

키워드

참고문헌

  1. B. Schneier, Applied Cryptography, second edition, John Wiley & Sons, Inc., 1996
  2. http://www.arm.com
  3. http://www.altera.com
  4. 문상국, '타원 곡선 암호용 프로세서를 위한 고속 VLSI 알고리즘의 연구와 구현,' 연세대학교 대학원 박사학위논문집, 2002
  5. Sangook Moon, Jaemin Park and Yongsurk Lee, 'Fast VLSI Arithmetic Algorithms for High-Security Elliptic Curve Cryptographic Applications', IEEE Transactions on Consumer Electronics, Vol. 47, No. 3, pp. 700~708, August 2001 https://doi.org/10.1109/30.964166
  6. Min-Sup Kang, et. al., 'Hardware Implementation of Fast Division Algorithm for GF(2m)', The 8th International Conference of Advanced Communi- cation Technology (ICACT), Vol. 1, Issue 20-22, Feb. 2006
  7. Samir Palnitkar, 장훈 역, Verilog HDL 디지털 설계와 합성의 길잡이, 홍릉과학출판사, 2005
  8. http://www.modelsim.com, ModelSim SE Tutorial, Jul. 2004
  9. G. Orlando, C. Paar, 'A Super-Serial Galois Fields Multiplier for FPGAs and its Application to Public-Key Algorithms,' Proceedings of 7th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, pp. 232-239, 1999
  10. 최용제, 김호원, 김무섭, 박영수, 'IC 카드를 위한 polynomial 기반의 타원 곡선 암호시스템 연산기 설계,' 2001년도 대한전자공학회 하계종합학술대회 논문지 제 24권 제 1호, pp. 305-308, 2001