Temperature-Aware Microprocessor Design for Floating-Point Applications

부동소수점 응용을 위한 저온도 마이크로프로세서 설계

  • 이병석 (조선대학교 컴퓨터학과) ;
  • 김철홍 (전남대학교 전자컴퓨터공학부) ;
  • 이정아 (조선대학교 컴퓨터공학부)
  • Published : 2009.12.15

Abstract

Dynamic Thermal Management (DTM) technique is generally used for reducing the peak temperature (hotspot) in the microprocessors. Despite the advantages of lower cooling cost and improved stability, the DTM technique inevitably suffers from performance loss. This paper proposes the DualFloating-Point Adders Architecture to minimize the performance loss due to thermal problem when the floating-point applications are executed. During running floating-point applications, only one of two floating-point adders is used selectively in the proposed architecture, leading to reduced peak temperature in the processor. We also propose a new floorplan technique, which creates Space for Heat Transfer Delay in the processor for solving the thermal problem due to heat transfer between adjacent hot units. As a result, the peak temperature drops by $5.3^{\circ}C$ on the average (maximum $10.8^{\circ}C$ for the processor where the DTM is adopted, consequently giving a solution to the thermal problem. Moreover, the processor performance is improved by 41% on the average by reducing the stall time due to the DTM.

동적 온도 제어 기술은 마이크로프로세서 내부 특정 유닛의 온도가 크게 올라가는 열섬 문제를 해결하기 위해 널리 사용되는 기법으로 냉각 비용을 감소시키고 칩의 신뢰성을 높인다는 장점이 있지만, 기법 적용으로 인해 성능이 저하되는 단점이 있다. 본 논문에서는 부동소수점 응용 프로그램 수행 시 발열 문제를 해결하기 위해 적용되는 동적 온도 제어 기술로 인한 성능 저하를 최소화하기 위하여 듀얼 부동소수점 가산기 구조를 제안하고자 한다. 부동소수점 응용 프로그램을 수행할 때, 가장 많이 활성화되는 유닛 중 하나인 부동소수점 가산기를 두 개로 중복시켜서 접근을 분산시키는 기법을 통해 열섬 문제를 해결하고자 한다. 또한 상호 인접한 유닛 간의 열 전달로 인해 온도가 상승하는 문제를 해결하기 위하여, 열 진달 지연 공간을 마이크로프로세서 내에 배치시키는 방법을 제안한다 제안 기법들의 적용 결과, 동적 온도 관리 기술을 사용하는 환경에서 마이크로프로세서의 최고 온도가 평균 $5.3^{\circ}C$ 최대 $10.8^{\circ}C$ 낮아지면서 발열로 인한 칩의 안정성 저하 문제를 완화시킬 수 있다. 또한 동적 온도 관리 기술이 적용되는 시간을 크게 줄임으로써 프로세서의 성능은 평균 1.41배(최대 1.90배) 향상된다.

Keywords

References

  1. R. Mahajan, "Thermal management of CPUs: A perspective on trends, needs and opportunities," in Proceeding of the 8th International Workshop on THERMal INvestigations of ICs and Systems, 2002.
  2. V. Narayanan and Y. Xie, "Reliability concerns in embedded system designs," COMPUTER, vol.39, pp.118-120, 2006. https://doi.org/10.1109/MC.2006.31
  3. D. Brooks and M. Martonosi, "Dynamic thermal management for high-performance microprocessors," in Proceedings of the 27th International Symposium on Computer Architecture, pp.83-94, 2000.
  4. J. S. Choi, J. H. Kong, E. Y. Chung and S. W. Chung, "A Dual Integer Register File Structure for Temperature-Aware Microprocessor," Journal of KIISE: Compter System and Theory, vol.35, no.12, pp.540-551, 2008. (in Korean)
  5. I. Yeo and E. J. Kim, "Hybrid dynamic thermal management based on statistical characteristics of multimedia applications," in Proceeding of the thirteenth intermational symposium on Low power electronics and design (ISLPED), pp.321-326, 2008.
  6. K. Sankaranarayanan, S. Velusamy, M. Stan, and K. Skadron," A case for thermal-aware floorplanning at the microarchitectural level," Journal of Instruction-Level Parallelism, vol.7, pp.1-16, 2005.
  7. S. Chung and K. Skadron, "Using On-Chip Event Counters For High-Resolution, Real-Time Temperature Measurement," Thermal and Thermomechanical Phenomena in Electronics Systems, pp.114-120, 2006.
  8. H. Seongmoo, K. Barr, and K. Asanovic, "Reducing power density through activity migration," in Proceeding of the 2003 International Symposium on Low Power Electronics and Design, pp.217-222, 2003.
  9. K. Skadron, M. Stan, K. Sandaranarayanan, W. Huang, S. Velusamy, and D. Tarjan, "Temperatureaware microarchitecture: Modeling and implementation," ACM Transactions on Architecture and Code Optimization (TACO), vol.1, pp.94-125, 2004. https://doi.org/10.1145/980152.980157
  10. K. Patel, W. Lee, and M. Pedram, "Active bank switching for temperature control of the register file in a microprocessor," in Proceedings of the 17th great lakes symposium on Great lakes symposium on VLSI, 2007, pp.231-234.
  11. SIA, "Technology Roadmap for Semiconductors," 2005.
  12. SPEC(Standard Performance Evaluation Corporation) CPU2000, http://www.spec.org/cpu2000/
  13. D. Brooks, V. Tiwari, and M. Martonosi, "Wattch: a framework for architectural-level power analysis and optimizations," in Computer Architecture, 2000. Proceedings of the 27th International Symposium on 2000, pp.83-94.
  14. Hotspot Tool Set v3.1, http://lava.cs.virginia.edu/HotSpot/