A New Key Protection Technique of AES Core against Scan-based Side Channel Attack

스캔 기반 사이드 채널 공격에 대한 새로운 AES 코아 키 보호 기술

  • 송재훈 (한양대학교 컴퓨터공학과) ;
  • 정태진 (한양대학교 컴퓨터공학과) ;
  • 박성주 (한양대학교 컴퓨터공학과)
  • Published : 2009.02.15

Abstract

This paper presents a new secure scan design technique to protect secret key from scan-based side channel attack for an Advanced Encryption Standard(AES) core embedded on an System-on-a-Chip(SoC). Our proposed secure scan design technique can be applied to crypto IF core which is optimized for applications without the IP core modification. The IEEE1149.1 standard is kept, and low area and power consumption overheads and high fault coverage can be achieved compared to the existing methods.

본 논문은 Advanced Encryption Standard(AES) 암호화 코아가 내장된 System-on-a-Chip(SoC)의 스캔 기반 사이드 채널 공격에 의해 발생될 수 있는 비밀 키 정보 누출 방지를 위한 효과적인 시큐어 스캔 기술을 제안한다. 본 논문에서 제안하는 시큐어 스캔 설계 기술은 어플리케이션에 최적화 되어있는 암호화 코아를 수정하지 않고 적용을 할 수 있다. 또한 SoC 상의 IEEE1149.1 제어기 표준을 유지하며 기존 방식보다 적은 면적 오버 헤드와 전력 소모 및 높은 고장 검출율을 갖는 기술을 제안한다.

Keywords

References

  1. S. Mangard, M. Aigner and S. Dominikus, "A Highly Regular and Scalabel AES Hardware Architecture," IEEE Transactions on Computer, Vol. 52, No.1, pp. 483-491, April, 2004. https://doi.org/10.1109/TC.2003.1190589
  2. D. Josephson and S. Poehhnan, "Debug methoology for the McKinley processor," International Test Conference, pp. 451-460, Baltimore, MD. USA, Oct. 30- Nov.1, 2001.
  3. R. Kapoor, "Security vs. test quality: Are they mutually exclusive?" International Test Conference, pp. 1414, Charlotte, NC, USA, Oct. 26-28, 2004. https://doi.org/10.1109/TEST.2004.1387422
  4. J. Lee, M. Teharanipoor, and J. Plusquellic, "A Low-Cost Solution for Protecting IPs Against Scan-Based Side-Channel Attacks," VLSI Test Symposium, pp. 94-99, Berkeley, CA, USA, Apr. 30-May 4, 2006. https://doi.org/10.1109/VTS.2006.7
  5. B. Yang, K. Wu and R. Karri, "Scan Based Side Channel Attack on Dedicated Hardware Implementations of Data Encryption Standard," International Test Conference, pp. 339-344, Charlotte, NC, USA, Oct. 26-28, 2004. https://doi.org/10.1109/TEST.2004.1386969
  6. S. Paul, R. S. Chakraborty and S. Bhunia, "VImScan : A Low Overhead Scan Design Approach for Protection of Secret Key in Scan-Based Secure Chips," VLSI Test Symposium, pp. 455-460, Berkeley, CA, USA, May 6-10, 2007. https://doi.org/10.1109/VTS.2007.89
  7. B. Yang, K. Wu and R. Karri "Secure Scan : A Design-for-Test Archiecture for Crypto Chips," IEEE Transaction Computer-Aided Design of Integrated Circuits and systems, Vol. 25, No. 10, pp. 2287-2293, Oct. 2006. https://doi.org/10.1109/TCAD.2005.862745
  8. W. Stallings, "Cryptography and Network Security, " Englewood Cliffs, NJ : Prentice-Hall, 2003.