OpenRISC 프로세서와 WISHBONE 버스 기반 SoC 플랫폼 개발 및 검증

Development and Verification of SoC Platform based on OpenRISC Processor and WISHBONE Bus

  • 빈영훈 (한밭대학교 정보통신전문대학원) ;
  • 류광기 (한밭대학교 정보통신전문대학원)
  • Bin, Young-Hoon (Graduate School of Information and Communication, Hanbat National University) ;
  • Ryoo, Kwang-Ki (Graduate School of Information and Communication, Hanbat National University)
  • 발행 : 2009.01.25

초록

본 논문에서는 교육적 활용과 어플리케이션 개발에 응용 가능한 SoC 플랫폼을 제안한다. 플랫폼 하드웨어는 OpenRISC 프로세서, 범용 입출력장치, 범용 직렬 인터페이스, 디버그 인터페이스, VGA/LCD 제어기 등의 주변장치와 온 칩 SRAM 및 WISHBONE 인터커넥터로 구성되며 전체 합성 가능하도록 설계 되었다. 모든 하드웨어 구조는 재구성 가능하여 매우 유연한 구조로 되어있다. 또한 개발된 SoC 플랫폼의 하드웨어/소프트웨어 디버깅과 플랫폼 상에서 구현될 소프트웨어 개발을 위해 컴파일러, 어셈블러, 디버거, 운영체제 등의 SW 개발환경이 구현 및 검증되었다. 설계된 IP와 SoC는 Verilog HDL로 기술된 테스트벤치를 이용한 모듈 수준 기능검증, 최상위 블록 수준 기능검증, ISS를 이용한 구조적, 명령어 수준 검증, FPGA 프로토타입을 이용한 시스템 수준 에뮬레이션 방법을 통해 검증되었다. 검증된 플랫폼을 이용한 멀티미디어 SoC를 Magnachip 0.18 um CMOS 라이브러리를 이용하여 ASIC으로 구현하여 91MHz의 클록 주파수에서 동작을 확인하였다.

This paper proposes a SOC platform which is eligible for education and application SOC design. The platform, fully synthesizable and reconfigurable, includes the OpenRISC embedded processor, some basic peripherals such as GPIO, UART, debug interlace, VGA controller and WISHBONE interconnect. The platform uses a set of development environment such as compiler, assembler, debugger and RTOS that is built for HW/SW system debugging and software development. Designed SOC, IPs and Testbenches are described in the Verilog HDL and verified using commercial logic simulator, GNU SW development tool kits and the FPGA. Finally, a multimedia SOC derived from the SOC platform is implemented to ASIC using the Magnachip cell library based on 0.18um 1-poly 6-metal technology.

키워드

참고문헌

  1. Damjan Lampret, OpenRISC1200 IP Core Specification Rev. 0.7, September 6, 2001
  2. Richard Herveille, WISHBONE SoC Architecture Specification, Revision B.3, September 7, 2002
  3. Jacob Gorban, UART IP Core Specification, Rev. 0.6 August 11, 2002
  4. Igor Mohor, SOC Debug Interface, Rev. 3.0 April 14, 2004
  5. Richard Herveille, VGA/LCD Core Specification, Rev. 2.0 March 20, 2003
  6. Damjan Lampret, OpenRISCl000 Architecture Manual, January 28, 2003
  7. David A. Patterson, Computer organization and design : the hardware software interface. 3rd edition, Morgan Kaufmann Pub, 2004
  8. M. Bolado, 'Platform based on Open-Source Cores for Industrial Applications', IEEE Computer Society, 2004
  9. OpenCores, http://www.opencores.org
  10. Daniel Mattsson, Evaluation of synthesizable CPU cores, December 21, 2004
  11. Xilinx, XC4VLX80 Data Sheet
  12. Rudolf Usselmann, Verification Strategies, Rev. 0.1, February 4, 2001
  13. OpenCores Coding Guidelines, Revision. 1.2, July 14, 2003
  14. Richard Stallman, Debugging with GDB, Rev. 9, June 2002
  15. Magnachip Semiconductor, LTD. 0.18-Micron 1.8V Standard Cell Library Datasheet, June, 2005
  16. Synopsys, Astro User Guide, version Y -2006.06, June 2006
  17. Synopsys, Design Compiler User Guide, version 2002.05, June, 2002