Journal of the Korea Academia-Industrial cooperation Society (한국산학기술학회논문지)

The Korea Academia-Industrial cooperation Society (한국산학기술학회)
권호 표지
DOI QR코드

DOI QR Code

Study on Performance Improvement of Digital Filter Using MDR of Binary Number and Common Subexpression Elimination

이진수의 최소 디지트 표현과 공통 부분식 소거법을 이용한 디지털 필터의 성능 개선에 관한 연구

  • Lee, Young-Seock (Dept. of Digital Broadcasting and Electronic Engineering, Chungwoon University)
  • 이영석 (청운대학교 디지털방송공학과)
  • Published : 2009.11.30
Download PDF
⟨ Previous Next ⟩

Abstract

Digital filters are indispensible element in digital signal processing area. The performance of digital filter based on adding and multiplying operation, such as computational speed and power consuming is determined by the orders and coefficients of filter which has on effect area of semiconductor chip when it is implemented by VLSI technology. In this research, in order to performance improvement of digital filter, we proposed the algorithm to speed-up the operation of digital filter associated with the minimum signed digit representation of binary number system and method to simplify the digital filter design associated with common subexpression elimination. The performance of proposed method is evaluated by the computational speed and design-simplicity by experimental implemented digital filter on FPGA.

디지털 필터는 다양한 디지털 신호처리 분야에서 필수 불가결하게 사용되는 기본 요소이다. 디지털 필터는 이진수의 덧셈과 곱셈을 기본 연산으로 하기 때문에 이진수로 나타낸 필터의 계수 및 차수에 의해 연산 속도, 전력소비 등의 성능이 결정 될 뿐만 아니라 VLSI 기술을 이용하여 디지털 필터가 반도체 칩으로 제작되는 경우, 칩의 면적에 영향을 미치게 된다. 본 연구에서는 디지털 필터의 성능을 개선하기 위하여 2의 보수로 표현되는 이진 필터 계수 데이터들에 대하여 0 디지트의 개수를 최대로 표현할 수 있도록 하는 두 가지 알고리즘을 적용하여 필터의 연산속도를 증가 시키고, 공통 부분식 소거법을 적용하여 필터의 덧셈 연산을 간소화 시키며 곱셈 연산을 shift 연산으로 대체하여 디지털 필터 설계를 간단히 할 수 있는 방법을 제시하였다. 제안한 방법은 FPGA를 이용한 디지털 필터로 구현하여 성능을 평가하였다.

Keywords

References

  1. Backenius, E. Sail, E. Gustafsson, "Bidirectional conversion to minimum signed-digit representation," Circuits and Systems, 2006. ISCAS 2006. Proceedings. 2006 IEEE International Symposium. https://doi.org/10.1109/ISCAS.2006.1693109
  2. Xilinx Corporation, Digital filter Product specifications, 2000.
  3. Y. C. Lim, J. B. Evans, and B. Liu, "Decomposition of binary integers into signed power-of-two terms," IEEE Trans. on Circuits and Systems, vol. 38, no. 6, pp. 667-672, June 1991. https://doi.org/10.1109/31.81865
  4. S. K. Das and M. C. Pinotti, "Fast VLSI circuits for CSD coding and GNAF coding," Electronics Letters, vol. 32, no. 7, pp. 632-634, Mar. 1996. https://doi.org/10.1049/el:19960449
  5. Y. C. Lim and S. Parker, "FIR filter design over a discrete powers-of two coefficient space," IEEE Trans. Acoust. Speech Signal Processing, vol. 31, no. 3, pp. 583-296, June 1983. https://doi.org/10.1109/TASSP.1983.1164085
  6. A. G. Dampster and M. D. MacLeod, "Constant Integer Multiplication Using Minimum Adder," IEEE Proceedings G, Vol. 141, No. 5, pp. 407-413, Oct. 1994. https://doi.org/10.1049/ip-cds:19941191
  7. I. Richard and Hartley, " Subexpression Sharing in Filters Using CSD Multipliers," IEEE Trans. on Circuits and Systems, Vol. 43, No. 10, Oct. 1996. https://doi.org/10.1109/82.539000
  8. Uwe Meyer Base, Hariharan Naratazan and Encarnacion Castillo, Antonio Garcia, "Faster than the FFT : The Chirp-z RAG-n Discrete Fast Fourier Transform," Frequenz, Vol. 60, 2008.
  9. Uwe Meyer Base, Digital Signal Processing with field Programmable Gate Array, Springer-Verlag, New York, 2nd ed., 2004.
  10. P. K. Dutta and P. B. Dutta Gupta, "Optimization Method for Broad Band Modem FIR Filter Design Using Common Subexpression Elimination," IEEE Instruments and Measurement Technology Conference, Vol. 3, 1994.