ARM Professor-based programmable BIST for Embedded Memory in SoC

SoC 내장 메모리를 위한 ARM 프로세서 기반의 프로그래머블 BIST

  • 이민호 (숭실대학교 컴퓨터학과) ;
  • 홍원기 (숭실대학교 컴퓨터학과) ;
  • 송좌희 (숭실대학교 컴퓨터학과) ;
  • 장훈 (숭실대학교 컴퓨터학부)
  • Published : 2008.06.15

Abstract

The density of Memory has been increased by great challenge for memory technology; therefore, elements of memory become more smaller than before and the sensitivity to faults increases. As a result of these changes, memory testing becomes more complex. In addition, as the number of storage elements per chip increases, the test cost becomes more remarkable as the cost per transistor drops. Recent development in system-on-chip(SoC) technology makes it possible to incorporate large embedded memories into a chip. However, it also complicates the test process, since usually the embedded memories cannot be controlled from the external environment. We present a ARM processor-programmable built-in self-test(BIST) scheme suitable for embedded memory testing in the SoC environment. The proposed BIST circuit can be programmed vis an on-chip microprocessor.

메모리 기술이 발달함에 따라 메모리의 집적도가 증가하게 되었고, 그에 따라 구성요소들의 크기가 작아지게 되고, 고장의 감응성이 증가하게 되어, 테스트는 더욱 복잡하게 된다. 또한, 칩 하나에 포함되어 있는 저장요소가 늘어남에 따라 테스트 시간도 증가하게 된다. SoC 기술의 발달로 대용량의 내장 메모리를 통합할 수 있게 되었지만, 테스트 과정은 복잡하게 되어 외부 테스트 환경에서는 내장 메모리를 테스트하기 어렵게 되었다. 본 논문은 ARM 프로세서 기반의 SoC 환경에서의 임베디드 메모리를 테스트할 수 있는 프로그램 가능한 메모리 내장 자체 테스트를 제안한다.

Keywords

References

  1. A. J. van de Goor and A.Offerman, "Towards a uniform notation for memory tests," in Proc. European Design and Test Conf., 1996, pp. 420-427
  2. V. G. Mikitjuk, V.n. Yarmolik, and A.J. van de Goor, "RAM testing algorithms for detecting multiple linked faults," in Proc. European Design and Test Conf., 1996, pp. 435-439
  3. P. H. Bardell and W. H McAnney, "Built-in test for RAMs," IEEE Design & Test of Computers, Vol.5, No.4, pp. 29-36, Aug. 1988 https://doi.org/10.1109/54.7967
  4. V. D. Agrawal, C. R. kime, and K. K. Saluja, "A tutorial on built-in self-test. 2. Principles," IEEE Design & Test of Computers, Vol.10, No.2, pp. 73-82, Mar. 1993 https://doi.org/10.1109/54.199807
  5. V. D. Agrawal, C. R. Kime, and K. K. Saluja, "A tutorial on built-in self-test. 2. Principles," IEEE Design & Teat of Computers, Vol.10, No.2, pp. 69-77, March. 1993 https://doi.org/10.1109/54.211530
  6. S. Park, K. Lee, C. Im, N. Kwak, K. Kim, Y. choi, "Designing built-in self-test circuits for embedded memories test," in Proc. AP-ASIC 2000, 2nd IEEE Asia Pacific Conf., pp. 315-318
  7. K. Zarrin도, and S. J. Upadhyaya, "On programmable memory built-in self test architectures," in Proc. IEEE Design, Automation and Test in Europe Conf., pp. 708-713, Mar. 1999
  8. S. Hamdioui, G. Gaydadjiev and A. J. van de Goor, "The state-of-art and future trends in testing embedded memories," Memory Technology, Design and Testing, 2004. Records of the 2004 International Workshop, pp. 54-59, Aug 2004