Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Burst-mode Clock and Data Recovery Circuit in Passive Optical Network Implemented with a Phase-locked Loop

수동 광 가입자망에서의 위상고정루프를 이용한 버스트모드 클럭/데이터 복원회로

  • Lee, Sung-Chul (Department of Electronic Engineering, Hallym University) ;
  • Moon, Sung-Young (Department of Electronic Engineering, Hallym University) ;
  • Moon, Gyu (Department of Electronic Engineering, Hallym University)
  • 이성철 (한림대학교 전자공학과) ;
  • 문성용 (한림대학교 전자공학과) ;
  • 문규 (한림대학교 전자공학과)
  • Published : 2008.04.25
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a novel 622Mbps burst-mode clock and data recovery (CDR) circuit is proposed for passive optical network (PON) applications. The CDR circuits are implemented with 0.35um CMOS process technology. Locking dynamics is accomplished with instantaneous feature and data are sampled at an optimal timing. This is realized by seven different delay configurations, which are generated from precisely-controlled delay buffers. The experimental results show that the proposed CDR circuits are operating as expected, recovering an incoming 622Mbps burst-mode input data without errors.

본 논문에서는 Instantaneous locking 특성을 갖는 새로운 구조의 수동형 광가입자망용 622Mbps급 버스트모드 클럭/데이터 복원회로를 제안하고, 이를 구현하였다. 이 회로는 고속 클럭신호를 발생하는 위상고정루프 와 버스트모드에서의 클럭/데이터 복원회로 두 개의 블럭으로 구성되어 있다. 클럭/데이터 복원회로 에서는 위상고정루프의 클럭을 지연소자를 통해 7개의 서로 다른 클럭신호로 발생시킨다. 이 경우 광가입자망에 지터를 가지고 있는 신호가 입력되어도 항상 데이터의 중앙에 클럭이 정렬되도록 조정하여 최적의 샘플링 시점에서 데이터를 복원하게 된다. 제안한 구조에 대한 검증을 위하여 0.35umn-well CMOS 공정을 이용하여 회로의 동작을 확인하였다.

Keywords

References

  1. Hyeon Cheol Ki, "An Automatic power Control Circuit suitable for High Speed Burst-mode optical transmitters", 대한전자공학회, 제43권 SD편 제 11호, pp 98-104, 2006
  2. Jae-Wook Lee, "A Giga-bps Clock and Data Recovery Circuit with a new Phase Detector", 한국통신학회, Vol26, No.6B, pp848-855, 2001
  3. S. Gegaert and M. Steyaert, "A skew tolerant CMOS level-based ATM data-recovery system without PLL topology", IEEE 1997 Custom Integrated Circuits Conference, pp.453-456, 1997 IEEE
  4. Kim. B, Helman D.N., "A 30MHz high-speed analog/digital PLL in 2um CMOS", Solid-State Circuits Conference, pp.104-105, 1990
  5. M. Banu and A.E. Dunlop, "Clock recovery circuits with instantaneous locking", Electron. Lett vol.28, no.23, pp.2127-2130, 1992 https://doi.org/10.1049/el:19921366
  6. B. Razavi, "A 2GHz 1.6mW Phase-Locked Loop", in Digest of Technical Papers of the 1996 Symposium on VLSI Circuit, pp.26-27, 1996
  7. M. Soyuer, "A Monolithic 2.3Gb/s 100mW Clock and Dara recovery Circuit in Silicon Bipolar Technology", IEEE J. Solid-State Circuits, Vol.28 no.12, pp.1310-1313, 1993 https://doi.org/10.1109/4.262004
  8. T. Kajiwaea, E. Maekawa, "An optical receiver design for ATM-PON access system" Global Telecommunications Conference, Vol 3, pp.1613-1617, 1996
  9. S.H. Ide, et al, "+3.3V PON Receiver IC with a High-Speed ATC Circuit" EDMO, pp.141-146, 1997
  10. Koichiro Minami, Muneo Fukaishi, "A 0.10um CMOS 1.2V 2GHz Phase-Locked Loop with Gain Compensation VCO", IEEE CICC, pp.213- 216, 2001