초록
오늘날 사용되는 휴대용 전자 장치들은 점점 더 강력한 DSP 능력을 요구하고 있다. 때문에 오늘날의 DSP 알고리즘들은 점점 더 그 복잡도가 높아져 가고 있는 추세이다. DSP 알고리즘의 복잡도가 높아져 감에 따라 DSP 디자인에서 결함이 발생할 확률도 높아져 가고 있다. 그렇기 때문에 디자인에서 발생한 결함을 극복할 수 있는 Fault Tolerance 설계의 필요성이 제시된다. 또한 DSP 알고리즘이 휴대용 전자 장치들에서 사용되기 위해서는 기본적으로 저전력 설계가 필요하다. 하지만 Fault Tolerance 기능을 구현하고자 한다면 추가 모듈로 인해 많은 전력소비와 증가하는 회로크기를 감수해야 한다. 이러한 이슈들을 가지고 본 논문에서는 배럴 시프터를 이용하여 구현된 결함 포용성 저전력 MAC 연산기 구조를 제안한다.
As more DSP functionalities are integrated into an embedded mobile device, power consumption and device reliability have emerged as crucial issues. As the complexity of mobile embedded designs increases very rapidly, verifying the functionality of the mobile devices has become extremely difficult. Therefore, designs with error (fault) tolerance are often required since these capabilities will enable the design to operate properly even with some existence of errors. However, designs with fault tolerance may suffer from significant power overhead since fault tolerance is often achieved by resource replication. In this paper, we propose a low power and fault tolerant MAC (multiply-and-accumulate) design. The proposed MAC design is based on multiple barrel shifters since MAC designs with barrel-shifters and adders are known to be excellent in terms of power consumption.
