DOI QR코드

DOI QR Code

DDS Driven PLL 구조 주파수 합성기의 위상 잡음 분석

Analysis of Phase Noise in Frequency Synthesizer with DDS Driven PLL Architecture

  • 발행 : 2008.11.30

초록

본 논문에서는 빠른 천이 시간 및 고해상도 특성을 동시에 만족하기 위해 주로 사용되는 DDS Driven PLL 구조 주파수 합성기의 위상 잡음 분석을 위한 모델링 방안을 제안하였다. 기준 주파수 발진기(reference oscillator) 및 전압 제어 발진기(VCO: Voltage Controlled Oscillator)는 Leeson 모델을 적용하여 측정 데이터를 근사하는 방법을 사용하였고, DDS 칩의 위상 잡음원은 DAC(Digital to Analog Converter) 동작에 근사하여 모델링하였다. PLL의 위상 잡음은 디지털 분주기의 위상 잡음원으로 근사하여 모델링하였으며, 특히 저역 통과 필터(low pass filter)의 각 소자들의 위상 잡음은 전압 제어 발진기의 위상 잡음과 함께 고려하는 방법을 제안하였다. 모델링된 각 잡음 원들을 선형 시스템 영역에서 중첩의 원리를 이용하여 분석함으로써 주파수 합성기 출력의 위상잡음 분포를 예측하였고, 그 결과를 제작된 주파수 합성기의 측정 결과와 비교 평가하였다.

In this paper, we have proposed a phase noise model of fast frequency hopping synthesizer with DDS Driven PLL architecture. To accurately model the phase noise contribution of noise sources in frequency hopping synthesizer, they were investigated using model of digital divider for PLL, DAC for DDS and Leeson's model for reference oscillator and VCO. Especially it was proposed that the noise component of low pass filter was considered together with the phase noise of VCO. Under assuming linear operation of a phase locked loop, the phase noise transfer functions from noise sources to the output of synthesizer was analyzed by superposition theory. The proposed phase noise prediction model was evaluated and its results were compared with measured data.

키워드

참고문헌

  1. J. Rurman, "Characterization of phase and frequency instabilities in precision sources: fifteen years of progress", Proc. IEEE, vol. 66, pp. 1048-1075, 1978
  2. Venceslav F. Kroupa, Frequency Stability: Fundamentals and Measurements, IEEE Press, 1983
  3. Ali Hajimiri, Thomas H. Lee, "A general theory of phase noise in electrical oscillators", IEEE J. Solid- State Circuits, vol. 33, no. 2, pp. 179-194, Feb. 1998 https://doi.org/10.1109/4.658619
  4. Ulrich L. Rohde, Microwave and Wireless Synthesizers Theory and Design, John Wiley & Sons, pp. 489-503, 1997
  5. 김영완, 박동철, "위성 통신 시스템용 위상 고정 루프 주파수 합성기의 위상 잡음 예측 모델", 한국전자파학회논문지, 14(8), pp. 777-786, 2003년 8월
  6. Dean Banerjee, PLL Performance, Simulation and Design Handbook, 2nd, pp. 5-113, 2001
  7. Venceslav F. Kroupa, "Noise properties of PLL system", IEEE Trans. on Communications, vol. COM-30, no. 10, pp. 2244-2252, Oct. 1982
  8. Venceslav F. Kroupa, Phase Lock Loops and Frequency Synthesis, John Wiley & Sons, pp. 189-230, 2003
  9. Venceslav F. Kroupa, Direct Digital Frequency Synthesizers, IEEE Press, pp. 207-244, 1999
  10. James A. Scheer, "Coherent radar system performance estimation", IEEE international Radar Conference, pp. 125-128, 1990

피인용 문헌

  1. Design and Fabrication of Wideband Low Phase Noise Frequency Synthesizer Using YTO vol.24, pp.11, 2013, https://doi.org/10.5515/KJKIEES.2013.24.11.1074
  2. Design and Modeling of a DDS Driven Offset PLL with DAC vol.12, pp.5, 2012, https://doi.org/10.7236/JIWIT.2012.12.5.1