The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

Design of an Automatic Generation System for Embedded Processor Cores with Minimal Power Consumption

저전력 소모 임베디드 프로세서 코어 자동생성 시스템의 설계

  • 김동원 (서강대학교 전자공학과 CAD&ES 연구실) ;
  • 황선영 (서강대학교 전자공학과 CAD&ES 연구실)
  • Published : 2007.10.31
Download PDF
⟨ Previous Next ⟩

Abstract

This paper describes the system which automatically generates power-minimized embedded cores from MDL descriptions. An automatic generation system is constructed which generated embedded cores which consumes less power for application programs. From the usage information on pipeline stages for each instruction, the proposed system generates embedded cores with the capability of detecting/resolving pipeline hazards. The generated cores are configured such that the power consumption is minimized. The proposed system has been tested by generating HDL codes for ARM9, MIPS R3000 architectures. Experimental results show functional accuracy of the generated cores, and show that power reduction of $20%{\sim}40%$ has been observed for benchmark programs.

본 논문은 머신 기술 언어를 이용하여 전력 소모가 최소화된 임베디드 코어 자동 생성 시스템의 설계에 대해 기술한다. 머신 기술 언어를 사용하여 어플리케이션에 적합한 임베디드 코어를 빠른 시간에 설계하기 위해 어플리케이션 실행시 동적 전력 소모가 최소화된 코어를 생성하는 시스템을 구축하였다. 제안된 시스템은 각 인스트럭션의 파이프라인 스테이지의 행위 정보로부터 파이프라인 해저드를 찾아내며 처리하는 능력을 가진 임베디드 코어를 생성한다. 생성된 코어는 파워 소모가 최소화되게 만들어져 있다. 자동 생성 시스템의 검증을 위해 ARM9, MIPS R3000에 대해 SMDL로 기술하고 전력 최적화 과정을 거쳐 HDL 코드를 자동 생성하였으며, 어플리케이션에 대해 시뮬레이션을 수행하여 소모되는 전력을 측정하였다. 실험 결과로 생성된 프로세서는 정확한 동작을 수행하였고, 어플리케이션과 생성된 코어에 따라 동적 전력 소모가 $20%{\sim}40%$ 줄어드는 것을 확인하였다.

Keywords

References

  1. N. Dutt and K. Choi, 'Configurable Processor for Embedded Computing', IEEE Computer, Vol. 36, No. 1, pp. 120-123, Jan. 2003
  2. 최기영, 조영철, 'SoC 설계방법의 최근 동향', 대한 전자공학회지, 30권 9호, pp. 17-27, 2003년 9월
  3. A. Fauth, M. Fredericks, and A. Knoll, 'Generation of Hardware Machine Models from Instruction Set Descriptions', in Proc. IEEE Workshop VLSI Signal Processing, Veldhoven, Netherlands, pp. 242-250, Oct. 1993
  4. O. Schliebusch et al, 'A Novel Methodology for the Design of Application-Specific Instruction- Set Processors (ASIPs) Using a Machine Description Language', IEEE Trans. CAD of Int. Circuits and Systems, Vol. 20, No. 11, pp. 1338-1354, Nov. 2001 https://doi.org/10.1109/43.959863
  5. P. Mishra, A. Kejariwal, and N. Dutt, 'Rapid Exploration of Pipelined Processors through Automatic Generation of Synthesizable RTL Model', in Proc. IEEE Int. Workshop on Rapid System Prototyping, San Diego, CA, pp. 226-232, Jun. 2003
  6. M. Itoh et al. 'Synthesizable HDL Generation for Pipelined Processors from a Micro-Operation Description', IEICE Trans., Vol. E83-A, No. 3, pp. 394-400, Mar. 2000
  7. A. Chattopadhyay, D. Kammler, E. Witte, O. Schliebusch, H. Ishebabi, and B. Geukes, 'Automatic Low Power Optimizations during ADL-driven ASIP Design', in Proc. Int. Symp. VLSI Design, Automation and Test, pp. 1-4, Apr. 2006
  8. N. Chang and K. Kim, 'Real-time Per-cycle Energy Consumption Measurement of Digital Systems', IEE Electronics Letters, Vol. 36, No. 13, pp. 1169-1170, Jun. 2000 https://doi.org/10.1049/el:20000811
  9. M. Lee, V. Tiwari, S. Malik, and M. Fujita, 'Power Analysis and Minimization Techniques for Embedded DSP Software', IEEE Trans. on VLSI Systems, Vol. 5, No. 1, pp. 123-135, Mar. 1997 https://doi.org/10.1109/92.555992
  10. H. Lee, J. Lee, and S. Hwang, 'A Novel High Level Synthesis Algorithm for Low Power ASIC Design', Journal of Microelectronic Systems Integration, Vol. 4, No. 4, pp. 219-232, Dec. 1996
  11. 조재범, 유용호, 황선영, '임베디드 프로세서 코어 자동생성 시스템의 구축', 한국통신학회논문지, Vol. 30, No. 6A, pp. 526-534, Jun. 2005
  12. TEMIC Semiconductors, 'TSC691E Integer Unit User's Manual', 1996
  13. H. Lee and S. Hwang, 'Design of a High-Level Synthesis System for Automatic Generation of Pipelined Datapath', Journal of KITE, Vol. 31-A, No. 4, pp. 53-67, Mar. 1994
  14. V. Tiwari, R. Donnelly, S. Malik and R. Gonzalez, 'Dynamic Power Management for Microprocessor : A Case Study', IEEE 10th International Conference on VLSI Design, Jan. 1997
  15. ARM, ARM922T Technical Reference Manual (rev 0), 2001
  16. J. Hennessy and D. Patterson, Computer Architecture : A Quantitative Approach, Morgan Kaufmann Publishers Inc., 1990
  17. G. Kane, MIPS RISC Architecture, Prentice-Hall, 1998
  18. S. Pees, V. Zivojnovic, A. Hoffmann, and H. Meyr, 'Retargetable Timed Instruction Set Simulation of Pipelined Processor Architectures', in Proc. Int. Conf. Signal Processing Applications and Technology, Toronto, Canada, pp. 595-599, Sept. 1998