초록
본 논문에서는 OFDM 기반 무선 LAN 시스템에서 긴 훈련심볼을 이용하는, 시간동기 오차의 영향이 고려된 IQ imbalance 추정 및 보상 기법을 제안한다. 기존의 긴 훈련심볼을 이용한 IQ imbalance 보상 기법은 시간동기 오차에 민감한 구조를 갖기 때문에 시간동기 오차가 필연적인 실제 시스템에서는 심각한 성능 저하를 보인다. 본 논문에서는 시간동기 오차로 인해 발생하는 위상회전을 상쇄시킬 수 있는 새로운 criterion을 정의하고, 이에 따른 IQ imbalance 추정 및 보상 기법을 제안한다. 제안된 기법은 시간동기 오차가 존재할 경우에도 IQ imbalance 의 영향을 이상적인 경우 대비 최대 0.2dB 이하로 보상할 수 있으며, IEEE 802.11a 시스템의 54Mbps 전송모드에 적용하였을 경우 기존 기법에 비해 약 4.3dB의 성능 이득을 보인다. 제안된 기법을 이용한 IQ imbalance 추정 및 보상단은 Verilog HDL을 이용하여 하드웨어 설계 및 검증 되었으며, 0.18um CMOS 공정을 이용하여 합성한 결과, 약 75K gates 와 6K bits의 메모리로 구현되었다.
This paper proposes an efficient estimation and compensation scheme of IQ imbalance for OFDM-based WLAN systems in the presence of symbol timing error. Since the conventional scheme assumes perfect time synchronization, the criterion of the scheme used to derive the estimation of IQ imbalance is inadequate in the presence of the symbol timing error and the system performance is seriously degraded. New criterion and compensation scheme considering the effect of symbol timing error are proposed. With the proposed scheme, the IQ imbalance can be almost perfectly eliminated in the presence of symbol timing error. The bit error rate performance of the proposed scheme is evaluated by the simulation. In case of 54 Mbps transmission mode in IEEE 802.11a system, the proposed scheme achieves a SNR gain of 4.3dB at $BER=2{\cdot}10^{-3}$. The proposed compensation algorithm of IQ imbalance is implemented using Verilog HDL and verified. The proposed IQ imbalance compensator is composed of 74K logic gates and 6K bits memory from the synthesis result using 0.18um CMOS technology.
