고속 데이터 변환을 위한 ADC에 관한 연구

A Study on the ADC for High Speed Data Conversion

본 논문에서는 고해상도와 고속의 데이터 변환율을 위해 다중의 S/H 구조를 갖는 파이프라인 A/D 변환기를 제안하였다. 해상도와 동작속도를 개선하기 위하여 샘플링 시간을 증가시키는 구조를 제안하였고, 동작특성을 확인하기위하여 두 개의 S/H 단을 갖는 20MS/s 파이프라인 A/D 컨버터론 설계하였다. 시뮬레이션 결과 INL과 DNL은 각각 $0.52LSB{\sim}0.63LSB$와 0.53LSB와 0.56LSB를 갖음을 보였고, 또한 설계된 아날로그와 디지털 컨버터의 43dB의 SNR과 18.5mW의 전력소비를 갖음을 확인하였다.

In this paper, the pipelined A/D converter with multi S/H stage structure is proposed for high resolution and high-speed data conversion rate. In order to improve a resolution and operational speed, the proposed structure increased the sampling time that is sampled input signal. In order to verify the operation characteristics 20MS/s pipelined A/D converter is designed with two S/H stage. The simulation result shows that INL and DNL are $0.52LSB{\sim}-0.63LSB$ and $0.53LSB{\sim}-0.56LSB$, respectively. Also, the designed Analog-to-Digital converter has the SNR of 43dB and power consumption is 18.5mW.