The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

Matching-based Advanced Integrated Diagnosis Method

매칭에 기반한 발전된 고장 진단 방법

  • 임요섭 (연세대학교 전기전자공학과 컴퓨터시스템 및 관련 SoC 연구실) ;
  • 강성호 (연세대학교 전기전자공학과 컴퓨터시스템 및 관련 SoC 연구실)
  • Published : 2007.04.30
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose an efficient diagnosis algorithm for multiple stuck-at faults. Because of using vectorwise intersections as an important metric of diagnosis, the proposed diagnosis algorithm can diagnose multiple defects in single stuck-at fault simulator. In spite of multiple fault diagnosis, the number of candidate faults is drastically reduced. For identifying faults, the variable weight, positive calculations and negative calculations are used for the matching algorithm. To verify our algorithm, experiments were performed for ISCAS85 and full-scan version of ISCAS89 benchmark circuits.

본 논문에서는 효율적인 다중 고착 고장 진단 알고리듬을 제안하겠다. 제안하는 고장 진단 알고리듬은 완전일치공통부분을 고장 진단의 중요한 기준으로 사용함으로써 단일 고착 고장 시뮬레이터 환경에서도 다중 고착 고장을 진단할 수 있다. 또한 각 고장간의 식별성을 높여 다중 고착 고장을 진단함에도 불구하고, 고장 후보의 수를 획기적으로 줄일 수 있었다. 이를 위하여 출력단의 수에 따른 가중치 개념과 가산, 감산 연산을 사용하였다. 이 알고리듬은 ISCAS85회로와 완전 주사 스캔이 삽입된 ISCAS89회로에서 실험하여 성능을 입증하였다.

Keywords

References

  1. Y. Takamatsu, T. Seiyama, H. Takahashi, Y. Higami and K. Yamazaki, 'On the fault diagnosis in the presence of unknown fault models using pass/fail information,' ISCAS 2005. IEEE International Symposium, pp. 2987 - 2990. 2005
  2. H. Takahashi, K.O. Boateng, K.K. Saluja and Y. Takamatsu, 'On diagnosing multiple stuck-at faults using multiple and single fault simulation in combinational circuits,' IEEE Transactions on CAD of Integrated Circuits and Systems, pp. 362 -368, 2002
  3. Wu Jue and E. M. Rudnick, 'A diagnostic fault simulator for fast diagnosis of bridge faults,' Proc. of VLSI Design, pp. 498 - 505, 1999
  4. S. Venkataraman, I. Hartanto and W. K. Fuchs, 'Dynamic Diagnosis of Sequential Circuits Based on Stuck-at Faults,' Proc. of VLSI Test Symposium, pp. 198-203, 1996
  5. V. Boppana and M. Fujita, 'Modeling the unknown! Towards model-independent fault and error diagnosis,' Proc. of International Test Conference, pp. 1094-1101, 1998
  6. S. Venkataraman and S. Drummonds, 'Poirot : Applications of a Logic Fault Diagnosis Tool,' IEEE Design & Test of Computers, pp. 19-30, 2001
  7. P. Goel, et al, 'LSSD Fault Simulation Using Conjunctive Combinational and Sequential Methods', Proc. of International Test Conference, pp. 371-376, 1980
  8. T. Bartenstein, D. Heaberlin, L. Huisman and D. Sliwinski, 'Diagnosing combinational logic designs using the single location at-a-time (SLAT) paradigm,' Proc. of International Test Conference, pp. 287-296, 2001
  9. L. M. Huisman, 'Diagnosing arbitrary defects in logic designs using single location at a time (SLAT),' IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, pp. 91-101, 2004